TI中文支持网Part Number:AWR6843ISK
尊敬的TI工程师们
你们好
我在使用AWR6843ISK进行项目开发的过程中，有一个需求： 需要在上电后在某一个event后更改MSS_VCLK的时钟分支的分频系数和时钟源。
我在520e文档中，找到了对应MSS_VCLK时钟支路的分频器和时钟源的配置字段如下1. CLKSRCSEL1.VCLKCLKSRCSEL 用于配置MSS_VCLK的时钟源
2. CLKDIVCTL0.VCLKDIV 用于配置MSS_VCLK的分频系数。 这两个字段皆为可读可写字段
但是，文档中未能明确 在上电后配置MSS_subsystem的历程。
文档中不推荐用户在上电后更改这两个字段
那么请问TI工程师，如果我需要在上电后更改这两个字段。是否会自动触发MSS_subsystem的reset? 或者TI工程师能否提供一种方法用于更改上电后的MSS_VCLK时钟分支的时钟源和分频系数？
Shine：
Lyalin Carphany 说：
找到了对应MSS_VCLK时钟支路的分频器和时钟源的配置字段如下1. CLKSRCSEL1.VCLKCLKSRCSEL 用于配置MSS_VCLK的时钟源
2. CLKDIVCTL0.VCLKDIV 用于配置MSS_VCLK的分频系数。 这两个字段皆为可读可写字段
可以修改这两个字段，您可以尝试一下。修改波特率时会修改这两个域。https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/979428/awr1843-can-uart-support-3m-baud-rate/3619478
,
Lyalin Carphany：
Shine, 谢谢您能回复我的问题，我阅读了一遍您提供的参考连接。其中有一段符合我的应用场景，但是我需要更多的这两个寄存器字段的配置细节。
这位工程师说可以更改VCLKDIV并把MSS_VCLK时钟源更改为PLL 011，可以改变MSS_VCLK的频率。
请问Shine 工程师，如果已经完成了芯片上电过程，这个配置步骤可以在mss_subsystem处于非复位状态下设置吗？即对VCLKDIV 与 VCLKSRCSEL字段的更改能需要满足什么样的芯片状态呢？这一点对我下一步的开发很重要。
,
Cherry Zhou：
您好，我们已将您的问题升级到英文论坛寻求帮助，如有答复将尽快回复您。谢谢！
