Part Number:ADC12QJ800-Q1Other Parts Discussed in Thread:ADC12QJ800
使用ADC12QJ800 芯片JMODE0模式采集数据，FPGA接收端接收的数据如何拼接得到采样数据
?? ? 说：FPGA接收端接收的数据如何拼接得到采样数据
您好，抱歉，这里我不不太明白您的意思？
,
按照 JMODE0模式使用ADC FPGA接收端JESD IP 接收到的的数据和ADC发送12bit数据的对应关系
,
您好，您的这个问题我需要花时间看下资料以及这颗芯片的数据手册。
ADC12QJ800: 204B模式，如何配置该芯片的SYSREF寄存器
ADC12QJ800-Q1: SYNC 信号周期性拉低
ADC12QJ800-Q1: 急急急，这个芯片太难用了，求问寄存器配置顺序，寄存器配置表ADC12QJ800-Q1: 寄存器配置问题，寄存器配置顺序和寄存器的值
AFE58JD32: Verilog Reference Code for Driving AFE58JD32ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.
TI中文支持网