TPS54386: Abnormal power output waveform

Dear Engineer：

• There is a question about TPS54386 buck IC I want to seek your help.

Referring to your IC's Datasheet,under the classic configuration of this IC(24V to 5V/12V),our company found a question that output will be reopened before and after the IC is powered on,as shown in the following waveform：

Power on	Power off

• After  a series of tests and verification,it is found that the configuration of the IC peripheral circuit has no effect on this re-opening mis-triggering phenomenon,so it is verfied that the FB output pin will mis-trigger the output voltage (as shown in waveform in the table below) when the TPS54386 IC input about 7V voltage to its PVDD pin.I look foward to the active cooperation of engineers based on the analysis of solutions.Looking forward to your reply,thank you.

Power on(6~8Vlotage of PVDD)

Johnsin Tao：

Hi

   问题是否都是在电源启动，或者关闭时造成电源输出输出波动？

   如果是要特别注意GND的layout，以及各个电源的功率回路尽量小。

,

Lewin Sa：

Hi：

您好，目前看来問題是是电源启动和电源关断的时候造成输出波形异常重开，因为此次芯片配置为24V to 5V和24V to 12V的双输出设计（此次输出的终端设备负载很小），如问题中第二次我对芯片PVDD输入端进行不同参考电压测试时候，发现当输入端输入6~8V时候，芯片会启动输出不稳定幅值电压，考虑到芯片本身也有其他配置设计（12V to 5V还有5V to 3.3V），会不会因为芯片UVLO欠压锁定有些许问题导致误触发输出。期待您的回复，谢谢您。

,

Johnsin Tao：

Hi

    应该不是欠压的问题？   有没有改变欠压保护参数来确认。

   你的负载是波动的吗？

,

Lewin Sa：

Dear Johnsin:

1、我的負載是非波動的，另外，我測試的時候斷開了負載，波形沒有變化，此問題是因為發現負載端MCU出現問題然後一步一步前推測試發現是TPS54386這邊提供的+5V電壓波形問題的。

2、請教您改變欠壓保護參數您具體指的是？

,

Johnsin Tao：

HI

    TPS54386本身不具备欠压保护设计，内部有输入的欠压，和输出欠压，但是这些并不适合修改参数。输入6~8V时，你可以测试PVDD是否出现低于4.1V的情况，但是一般输入欠压，输出表现出来的现象是跌落。

    如果你说的欠压是PVDD是没法改的，你需要确认你提到的欠压是否是我说的，还是其他电路上还有欠压保护功能？

    如果这些都没有问题的话，再确认layout.

,

Lewin Sa：

Dear Johnsin:

謝謝您的建議，我這邊初步確定的PVDD pin腳的電壓沒有低於4.1V的情況，這樣的話就要回到PCB layout思路上考慮是否造成電源功率迴路上問題嗎。

如最初的問題是IC在電源+24V上電和掉電出現的問題，如您所說此IC TPS54386不具備欠壓保護設計，那麼IC內部的輸入欠壓如datasheet中發現僅僅只有2通道測試了嗎，手冊中的Hystersis遲滯現象和我們這次問題會有影響嗎，因為無法看到測試條件。

                                                               

,

Johnsin Tao：

Hi

    建议确认layout。

,

Lewin Sa：

Dear Johnsin:

  關於此降壓轉換器的開關電脈衝事宜，從測試數據的影響來看的話，我們感覺會不會IC本身欠壓鎖定UVLO出現誤差，另外您知道的，因為涉及公司量產機種，Layout的確認修改可能會比較困難，貴司這邊是否能幫忙做一下類似的24Vto5V的開關電波形測試驗證分析呢，不知這個問題會重複出現。

Best regards!

,

Johnsin Tao：

HI

    要确认是否是欠压保护，直接测试芯片pin脚电压即可，例如测试PVDD2脚电压即可。

     或者你可以在没有E2E上问一下他们的意见： https://e2e.ti.com/

,

Lewin Sa：

Dear Johnsin:

下圖是關於此次TPS54386的原理圖及Layout設計，按照您的經驗單獨針對Layout分析是否有不合理佈局。請教您.

1.top Layer

,

Johnsin Tao：

HI

    尽量严格参考datasheet最好。

    很多时候差异很难确认，原因在于很难评估layout差异造成的影响，除非非常明显的错误。

     这个芯片datasheet上提供的参考不是特别清楚，要结合说明来看。 从你给出的layout看，我觉得和datasheet有些差别，很可能和你板子的空间有关。