TMS320C6678: SRIO DSP与两片FPGA通信

自制板 

SRIO的4个lane两两组合分别连至两片FPGA芯片。在调试的时候设置为2x模式，分别与两片FPGA进行单独调试。现在DSP和第一片FPGA通过lane0-1可以link成功，而DSP和第二片FPGA通过lane2-3不能link成功。

在调试第二片FPGA时，因为使用的是lane2-3，所以我在程序中做了如下修改，发现仍然link不通。

请问上述的这种连接，SRIO支持吗？如果支持的话，那link不同可能是什么问题？程序中我还有什么没有修改对的地方？

Zahir Wang：

新问题：FPGA给DSP传输数据，一次最大传输256KB的数据，当尝试传输更多的数据时，程序会跑飞。请问这可能是什么问题？

,

Shine：

支持2x模式的，是否有参考过K1_STK_v1.1里的SRIO例程配置？

,

Zahir Wang：

假如配置为2x，那么可以支持LaneC和LaneD吗？还是说只能使用LaneA和LaneB？

,

Shine：

可以支持LaneC和LaneD。

,

Zahir Wang：

Zahir Wang 说：

SRIO的4个lane两两组合分别连至两片FPGA芯片。在调试的时候设置为2x模式，分别与两片FPGA进行单独调试。现在DSP和第一片FPGA通过lane0-1可以link成功，而DSP和第二片FPGA通过lane2-3不能link成功。

在调试第二片FPGA时，因为使用的是lane2-3，所以我在程序中做了如下修改，发现仍然link不通。

请问上述的这种连接，SRIO支持吗？如果支持的话，那link不同可能是什么问题？程序中我还有什么没有修改对的地方

那出现这样的问题，程序是哪里没改对吗？

,

Shine：

我把您的问题升级到英文e2e论坛了，请关注下面帖子的回复。https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1137212/tms320c6678-srio-lane2-3-initialization-failed

,

Zahir Wang：

您好，英文论坛现在在维护，我无法登陆上去，您可以帮我回复一下工程师的最新消息吗？

我使用的pdk版本为pdk_C6678_1_1_2_6

参考的例程为7242.K1_STK_v1.1.zip

,

Shine：

抱歉，我这边也登录不了，只能节后再回复了。如果您有公司email的话，可以在10/3后回复我在英文e2e上的帖子。

,

Shine：

抱歉回复晚了，看e2e工程师建议您用新版本的processor SDK

The code mentioned in the link is from the older version. It has been updated and the latest stable PDK version is 2.0.16.

We could recommend you to use the latest version.

Example projects in PDK for SRIO are, 

SRIO_Loopback_evmc6678_C66BiosTestProject

SRIO_LpbkDioIsr_evmc6678_C66BiosExampleProject

SRIO_MulticoreLpbk_evmc6678_C66BiosExampleProject

SRIO_TputBenchmarking_evmc6678_C66TestProject

Please refer URL for PDK project creation, https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1082251/faq-tms320c6678-how-to-generate-the-ccs-pdk-examples-for-c6678

Also in the following example projects in the PDK example configuration are done, kindly refer to this.

transportSrioBenchmarkC6678C66ExampleProject

transportSrioMultiBoardConsumerC6678C66ExampleProject

transportSrioMultiBoardProducerC6678C66ExampleProject