AM3352: 关于DDR2配置中RD_DQS的问题

目前我正在对一款旧产品进行维护升级，使用的是镁光的MT47H128M16RT-25E，配置为266MHz，在进行DDR配置设计回顾的时候遇到一个问题：

在旧版SDK（目前官网已经下架的版本，大约2013、2014释放的版本，前期产品基于此开发）和新版SDK中，对于MT47H128M16RT-25E的RD_DQS参数均是直接宏定义为0x12；

但是在RatioSeed_AM335x_boards工具中，示例的DDR2此参数是0x40，且这个参数是固定的，不会根据参数和走线影响变化，我想确认一下RD_DQS这个参数具体计算方法，因为0x12和0x40对于最终其他寄存器参数会有影响。

Shine：

0x40是最优化的值，0x12是老版本的值。请看下面帖子的讨论。https://e2e.ti.com/support/processors-group/processors/f/processors-forum/249849/am335x-ddr-phy-rd_dqs_slave_ratio-value