TI中文支持网Part Number:ADS4128Other Parts Discussed in Thread: CDCE72010
我的设计ADS4128跟FPGA通过CMOS方式连接，想请教一下，ADS4128的输出时钟CLKOUTP，是否可以不用，而采用FPGA自己产生的一个时钟？
如果可以，那么FGPA的输出给AD的时钟CLKP，和CLKOUTP之间需要满足什么条件？
谢谢！
jimmy jiang：
补充一下，我的CLK时钟频率是200M，由于设计原因，AD和FPGA之间通过极细同轴线连接，大概有20cm长，不知道是不是驱动能力不够，200M的CLKOUT波形很小，没法使用。
,
Amy Luo：
您好，
不建议使用FPGA产生的时钟，FPGA产生的时钟抖动较大，时钟输入必须来自干净的低抖动源。
ADS41xx/58B18EVM用户指南中 “2.2.2 时钟输入” 部分提供了几种时钟源方法，您可以参考，如下用户指南链接：
https://www.ti.com.cn/cn/lit/ug/zhcua64d/zhcua64d.pdf
,
jimmy jiang：
我的意思是 ADS4128的输出时钟CLKOUT 是否可以FPGA自己产生？不是说的输入时钟CLK。谢谢！
,
Amy Luo：
因国庆节假期前休假了，很抱歉回复这么晚！
FPGA自己产生时钟质量不高，也不建议应用在CLKOUT上；
CLK与CLKOUT之间的关系如下datasheet 截图 Figure 3所示：
,
jimmy jiang：
感谢回复。
那我可以使用200M的外部有源晶振作为ADS4128的输入时钟么？
ADS41xx/58B18EVM用户指南中推荐的VCO+CDCE72010 时钟芯片太大了，不太合适。
,
Amy Luo：
可以，datasheet 中 9.1.4 Clock Input部分有对单端时钟和差分时钟输入的说明。
