TI中文支持网Part Number:ADS1256
如题，若是依次采样处理，其它通道的数据是如何锁存？会不会出现处理一个通道时，其它通道的数据更新过快，导致数据有遗漏？烦请大佬赐教，感谢！
Kailyn Chen：
您好，虽然是四路输入，但是您可以看下它的内部架构，输入前端集成了多路选择器，也就是说每次只能选择一路导通进行采样。 具体选择哪路可以通过寄存器01h进行配置，如下：
,
lian guo：
感谢您，就是如果采集多路的话，采集一个通道时，另外通道的数据是如何锁存，会不会出现因为数据更新快导致会漏掉数据呢，不知道我说清了问题没有- –
,
Kailyn Chen：
抱歉回复的帖子串了，不好意思，回答的是其他论坛的问题。发到这里来了，给您带来不便非常抱歉。
,
lian guo：
不好意思，我没太明白，我问题中“采集一个通道时，另外通道的数据是如何锁存，会不会出现因为数据更新快导致会漏掉数据呢” 这个是和小数分频有关吗
,
lian guo：
我说呢，刚才还查了下小数分频，那您能回答下我的问题嘛-。-
,
Kailyn Chen：
在其他通道数据没有切换之前，其他通道的数据是不会漏掉的。像您提到的数据漏掉，或者是数据还没有转换完成新的数据就采集发生重叠的现象，我想是可以通过不断的回读寄存器00h的bit0来知道转换是否已经完成。如t果DRDY为低电平或者此bit为0，说明转换已经完成，表示可以进行其他通道的切换。
,
lian guo：
感谢！
,
Kailyn Chen：
不客气，那我就先把这个帖子暂时关闭了，后续有什么问题，再讨论。
,
lian guo：
好的
,
Kailyn Chen：
如果没有什么问题了，麻烦您这边也可以点击确认“已解决”。
后续有什么问题，可以重新建新帖，或者在这里跟进也都是可以的。
