TI中文支持网Part Number:CDCLVC1310
设计原理图如下：我连接OE,IN_SEL0到3.3V，IN_SEL1到gnd,输出sec_inn输入的时钟，可以吗？输入时钟频率为50MHz，幅度1.12-2.36v
Amy Luo：
您好，
yy y 说：我连接OE,IN_SEL0到3.3V，IN_SEL1到gnd,输出sec_inn输入的时钟，可以吗？
VDD和VDDO都是3.3V供电，因此上述连接是可以的；
yy y 说：输入时钟频率为50MHz，幅度1.12-2.36v
输入时钟频率50MHz没问题，看您电路图中是单端输入，因此需满足下面截图输入规格，即最小高电平是2V，最大低电平是1.3V。您这里描述的“幅度1.12-2.36v”是指低电平1.12V，高电平2.36V吗？如果是的话，那么是可以的。
不使用的XTAL连接没问题；
不使用的PRI_IN输入可以悬空，因为内部已经有偏置；
单端输入的话，应输入SEC_INP同向输入端，反向输入端可以悬空；
不使用的输出悬空，没问题；
,
yy y：
现在的问题是我时钟输入连接到了SEC_INN，SEC_INP输入悬空，这样可以输出吗？板上实测是没有输出的
,
Amy Luo：
不可以的，SEC_INN管脚不支持单端输入，单端输入的话需将信号输入至同向输入端SEC_INP。
,
yy y：
好的，谢谢
,
Amy Luo：
别客气~
,
yy y：
我现在只能飞线了
