TI中文支持网Part Number:ADS1299
我想问就是，我在代码初始化时，可否在发送SDATAC前将CS从高拉低，此后使其一直保持低电平，直到RDATAC的发出，随后再将其拉高。在DRDY下降沿到来时，将其再次拉低。
Kailyn Chen：
您好，关于CS，datasheet P38有介绍：
https://www.ti.com.cn/lit/ds/symlink/ads1299.pdf
CS pin激活整个SPI通讯，在数据传输之前CS必须为低电平，并且必须在整个SPI周期内保持低电平。 当CS为高的时候，DOUT处于高阻态，因此对串口的读写都将被忽略，并且串口被复位。
DRDY引脚和CS是独立的，不受CS的影响，DRDY 仍指示新转换已完成，并强制为高电平作为响应SCLK、即使 CS 为高电平也是如此。 将 CS 置为高，仅停止与器件的 SPI 通信、并复位串行接口。 数据转换继续，以监视DRDY 信号以检查新的转换结果是否就绪。 串行通信完成后、始终等待四个或更多 tCLK 周期、然后再将 CS 置为高电平。
参考SPI的时序：
