TI中文支持网Part Number:DAC37J82
我们调试DAC37J82，现在204B接口连接正常，输出信号中心频点正常，但是两侧48M处杂散很高，无法消除，帮分析一下原因。
信号为72MHz，48M处杂散太大，各种尝试和配置都无法减弱，目前测试时钟、电源等无相关频点的干扰。
Amy Luo：
您好，
您是使用的EVM板还是自己设计的板子？您可以提供更详细的测试条件吗？
DAC37J82: DAC37J82输出频点48M处杂散无法减弱
未经允许不得转载：TI中文支持网 » DAC37J82: DAC37J82输出频点48M处杂散无法减弱
相关推荐
DAC37J82: 随着单音信号频率增高，输出功率随之下降- DAC37J82: 配置完成后，无论怎样更改JESD204B TX输出， DAC输出的波形始终都不改变
- DAC37J82: DAC37J82输出不对
- DAC37J82: DAC37J8寄存器配置顺序
- adc32j22、dac37j82的jesd204b参数疑问
- AFE58JD32: Verilog Reference Code for Driving AFE58JD32
- ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些
- AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.
