TI中文支持网Part Number:TMS320F28069
之前使用F28069的SPI，已经被FIFO从16减配到4坑了一次。这次是SCI，还是从16简配到4，又被坑了一次。又看了下，SPI、SCI、I2C这些通讯接口的FIFO都被从16简配到了4，寄存器FIFO宽度本身都是为深度16准备的，把实际FIFO深度简配到4处于什么考虑呢？省这点空间有必要吗？简配的FIFO大大降低了通讯效率，降低了代码的性能和可移植性。
Green Deng：
哎，这类问题真的很难在论坛问到答案啊，只能建议你前往英文论坛咨询一下，英文论坛会有产品线的BU，他们应该会对这类问题有所了解。
e2e.ti.com/…/c2000-microcontrollers-forum
,
Xiao Dong：
没想着找到答案，就是单纯吐槽一下。这个也不算bug，就是无法理解产品经理的思路。最新的三代芯片即使最低端的F280025也是深度16的FIFO了，说明TI也知道把FIFO简配到4除了给客户制造麻烦并没有什么好处。
,
Green Deng：
可能更多还是出于资源配置的问题吧，但这也只能自己猜测了。
