TI中文支持网Part Number:ADS6442Other Parts Discussed in Thread:THS4552,
采用ADS6442采集四路正弦波，采样率10MHz。四路频率100KHz幅度1Vpp的单端正弦波通过两片THS4552转为差分DC耦合至ADS6442，THS4552的共模输入来自ADS6442的共模输出，以满足ADS6442输入要求。ADS6442的四路LVDS输出送给Altera的FPGA。但是四路信号不同程度出现乱码，其中C路最好，D路次之，A，B路最差。A，B路的模拟输入来自同一片THS4552，C，D路的模拟输入来自另一片THS4552，两片THS4552的设置完全相同。以下是FPGA端的采集截图：
1.四路无输入信号情况：
2.C路输入信号情况：
3.A路输入信号情况：
4.B路输入信号情况：
请问这是什么原因造成的？谢谢！
Kailyn Chen：
您好，四路输出原理图都是一样的是吗？CH1波形严重失真，靠近FPGA的LVDS输入端都加了100ohm匹配电阻了吗？
另外，THS4552方便做交叉实验吗？C路的THS4552换到A路上试试？ 从而确认是不是THS4552的问题。
,
Yigang ZHOU：
您好！多谢回复！四路THS4552原理图和实际焊接的元器件都是完全一样！THS4552同向和反向输出分别串联了50欧姆电阻，而且FPGA内部内置100欧姆匹配电阻。THS4552的四路差分正弦输出在示波器上显示正确并且一致（共模电压1.55V）。更换过CH1所在的THS4552，问题依旧。
,
Kailyn Chen：
您好，这四路波形都是在靠近ADS6442的输出端测试的吗？THS4552的输出波形完全一致， FPGA采集的波形是这样的，所以我们要看下ADS6442的四路输出是否有差异，从而判断问题来源在哪里。
,
Yigang ZHOU：
您好！四路波形都是在靠近ADS6442的输入端测试的！四路共模和正负输入端的峰峰值几乎无偏差。由于THS4552到ADS6442是DC耦合的，并且共模电压在1.55V左右，所以没有像ADS6442手册上那样在ADS6442每个通道的两个输入端串接2个小于100欧姆的电阻，并且两个电阻的中点与ADS6442的Vcm相连，开始怀疑是这里的问题，现在感觉不像。还有就是正弦波信号输入路径没有滤波，但是感觉这波形上的乱码似乎也不是没滤波带来的。还请您帮助分析原因，非常感谢！
,
Kailyn Chen：
Yigang ZHOU 说：四路波形都是在靠近ADS6442的输入端测试的
您好，是不是写错了？这四路是LVDS输出，都是测试的ADS6442的Dx_P,Dx_M 端输出波形吧？
您的意思是THS4552的输出共模电压符合ADS6442的输入共模电压，所以直接DC 耦合。
如果这样的话，满足ADS6442的输入电压范围，并且共模电压也符合的话，是可以DC耦合的。
,
Kailyn Chen：
也就是说，如果ADC的四路输入完全一致，输出端测试四路LVDS输出有通道失真，那我们可以排除THS4552和FPGA的问题。
或者每个通道独立测试，通过寄存器配置其他通道power down，判断是否都能正常输出？
另外，是否可以将C 路的输入更换到A路，看是否输出还是失真？
