TI中文支持网Part Number:ADC12DJ3200
测试1：adc12dj3200的通道1的输入800mV，无论单通道还是双通道，fpga的数据中偶数路波形看着正常，奇数路波形不对。通道2输入，波形都正常。
改到200mV后波形如下：
测试2：将adc配置为测试模式，0x205寄存器配置为04.
通道1的波形如下：
通道2的波形：
对比发现，通道2的s0和s1是一样的，s2和s3是一样的，s4和s5是一样的，s6和s7是一样的，s8和s9是一样的。
通道1的不是这样。这个现象和接入输入信号是一致的。
问题：请帮忙分析问题点，确定一下调试思路
Amy Luo：
您好，
您的意思是通道1和通道2输入信号是一样的，通道1奇数路波形不对？
,
jason sun：
是的
,
Amy Luo：
很抱歉，我对这个问题没有思路，为更加有效地解决您的问题，建议您将问题发布在E2E英文技术论坛上（https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum），将由资深的英文论坛工程师为您提供帮助
,
jason sun：
补充几个波形：
发送K码可以通过测试。
发送递增数，Lane3数据，有时递增，有时递减，带乱码。
,
Amy Luo：
用示波器看下SYNC信号状态是怎样的？CGS阶段后FPGA是否将SYNC拉高？产生的SYNC~是否符合ADC的逻辑电平？
