TI中文支持网Part Number:DP83640
使用海思3559A连接的DP83640；
目前的情况是phy运行不稳定，有时候可以发现phy，有时候发现不了；
使用mdio读取phy 的寄存器，发现读取的值有时候是正确的，有时候是错误或者全FFFF；
示波器测量MDIO波形，MDC正常，MDIO无法被正确的拉低，拉低的时候，有一个固定频率的脉冲出现；（移除DP83640，运行MDIO，波形正常）
查看手册，上电时序，对MDC要求是32个clock，但是海思的MDIO是在phy上电后一直产生，这个是否有影响？
上电时序里，对 Latch-In of Hardware Configuration Pins的要求，没看明白，这个是否有影响？
Kailyn Chen：
您好，您的这个问题我需要再查看下它的资料，稍后给您回复。
,
?? ?：
感谢答复，请问需要我提供其他的信息吗？
,
Kailyn Chen：
您好，抱歉回复晚了，合理的上电时序是寄存器正常读写的前提，也是器件能正常工作的前提，所以如果上电时序没有遵循数据手册的时序，有可能会出现您说的情况。
关于Latch-In of Hardware Configuration Pins的意思，这些引脚指的是strap pin，就是可以通过硬件配置的引脚，比如上下拉。具体就是3.10部分的这些引脚：
,
?? ?：
这是手册里的上电时序；
1.MDC是必须准确的32个clock吗？如果MDC一直有会怎样？（我们的板子，T2.1.1示波器测量是大于160ms的）
2.T2.1.2这里是什么意思？是需要等待这个时间之后，才对配置引脚进行上下拉吗？在此之前保持芯片默认状态？
,
Kailyn Chen：
?? ? 说：.MDC是必须准确的32个clock吗？如果MDC一直有会怎样？
您的意思是上电起来稳定之后就一直有MDC吗? 如果T2.1.1示波器测量是大于160ms的， 那应该是没问题的，datasheet中要求T2.1.1或者T2.1.2最小167ms。或者说这个167ms是整个power up完成的时间。
datasheet中的时序意思是，T2之后需要32个clock来产生前导码。 所以如果您的时序中，T2.1.1是满足大于167ms的，在这个时间内，MDC保持low并且不会震荡，那么时序就是没问题的。
?? ? 说：T2.1.2这里是什么意思？是需要等待这个时间之后，才对配置引脚进行上下拉吗？在此之前保持芯片默认状态？
这个时间实际上是power up上电稳定起来的时间，可以看到T2.1.2和T2.1.1是同样的时间，T2.1.1是power起来稳定之后，在对MDC寄存器配置之前的时间。或者说至少T2.1.2=167ms时间内，上电起来稳定后，将strap pin配置完成。在上电过程中，strap pin是默认状态的，等上电起来，reset拉高之后再对其进行配置。
,
?? ?：
感谢你的答复；
项目暂停，上述方法，待项目继续后进行尝试，相应结果我再回复到这里；
,
Kailyn Chen：
哦好的，后续有什么问题，可在这里直接跟进或者重新建个新帖。
