TI中文支持网Part Number:LSF0108-Q1
电路中有多个IIC通信，打算用LSF0108-Q1的EN脚控制选择开通，节省IO。如下图VREFA是1.8V，VREFB是3.3V，EN脚接IO脚加1.8V的上拉。
1，这是设计跟手册上有出入，我这样设计是否有问题？我第一版设计是EN脚加VREFB_3.3V的上拉但是A端输出有2.2V的电压，把VREFA的1.8V也拉到2.2V了，影响了通信电平。下图设计是第二版
Amy Luo：
您好，
不可以这样接，LSF 内部Vref_B与Vref_A之间是一个FET，需要使用200KΩ是电阻限流，如下截图所示：
控制EN管脚的驱动电路需要是OD输出的，且EN管脚连接到Vref_B，然后通过200KΩ电阻上拉到VCCA，如下截图所示：
LSF系列的电平转换工作原理，请观看下面链接视频：
https://training.ti.com/using-enable-pin-lsf-family?context=1134826-1139264-1134791
,
user4660970：
你好！我已经按照推荐电路设计了，测量VERFA是1.8V，可是为什么A端输出的电压是1.97V？
,
Amy Luo：
您是完全按照推荐电路设计的吗？如果是的话，可能芯片坏了，换一片新的芯片也是这样吗？
,
user4660970：
是按照推荐电路设计的！换了一个新的IC也是一样的，我把200K电阻换成1M的电阻测试了A端电压是1.91V
,
Amy Luo：
您具体按照哪个推荐电路设计的呢？您可以附上您完整的电路图吗，我想具体再看下
,
user4660970：
,
user4660970：
推荐电路 测量EN和VREFB端电压为2.7V
,
Amy Luo：
您的意思是说VREFB端电压由3.3V变为2.7V了吗？
Vref_A、Vref_B电压是怎样产生的，请注意，在正常运行期间，电流将流入A侧电源，如我上面截图所示，因此，请确保您的设计的Vref_B能够处理这种电流。
上述描述A端电压是1.91V，是指A侧I/O口的输出电压吗？也就是说是芯片工作在降压转换过程中输出异常？
,
user4660970：
1，如图A点电压是3.3V，B点电压是2.7V，C点电压是1.8V
2，A测1.8V电源是AMS1117-1.8产生，B测3.3V电源是DC-DC芯片产生设计为最大电流1A
3，电阻换成1M输出1.91V是A测的I/O口输出的电压（3-9脚都是输出1.91V），如果是200K电阻A测I/O电压为1.97V
,
user4660970：
,
Amy Luo：
A点电压是3.3V，B点电压是2.7V，C点电压是1.8V，都是实际测量值吗？
我感觉应该是LDO AMS1117-1.8的原因，因为其输出端口内部是电阻网络，与200K电阻形成分压网络，造成A侧端口电压异常。您可以尝试换其他非线性电源供1.8V电吗？以验证是否与LDO有关。
,
user4660970：
1，那几个点的电压都是实际测量的值
2，今天用新的IC在面包板上测试，3.3V和1.8V都是用的稳压电源给的，A测I/O输出还是1.9V多点
3，可是我把1.8V调到1.7V之后，测量A测I/O的输出是1.8V左右，我不清楚是不是芯片的VREFA端电压就是给1.7V，A端电压就输出1.8V呢？
,
Amy Luo：
A侧 I/O输出异常时，A侧信号输入芯片的接口是什么接口？A侧信号外接上拉了吗？断开A侧信号与后级电路的连接后A侧I/O输出正常吗？
,
user4660970：
A测输出悬空，没有接上拉，现在的测试就是A测IO悬空没有接任何电路
,
user4660970：
A测加入1.8V的上拉，测量A测IO输出电压为1.8V，
1，有没有详细的芯片内部图纸，我想看一下，因为我感觉A测加上拉之后高电平是1.8V了，但是低电平跟不加上拉的有50MV左右的电压差？
2，是不是A侧IO和B侧IO都要加对应VREF的上拉呢？
,
Amy Luo：
上述视频中有显示芯片的内部电路图；
电压降电平转换，如果接上拉电阻的话，接收端低电平电压会比LSF输入端高一点；如果进入接收端的漏电流大于1uA，那么接收端需要接上拉电阻。具体见下面视频原理分析：
https://training.ti.com/down-translation-lsf-family?context=1134826-1139264-1134793
