TI中文支持网Part Number:AM3352
你好！
主芯片：AM3352BZCZA80
问题：
在阅读手册及相关文档时，里面提到DDR3的时序不需要计算，只要严格遵守DDR3的布线规则即可，无需IBIS模型仿真。
For the mDDR(LPDDR), DDR2, DDR3, DDR3L memory interface, it is not necessary to use the IBIS models to analyze timing characteristics.
These rules, when followed, result in a reliable DDR3 memory system without the need for a complex timing closure process.
我想问：
1：针对不同的DDR3芯片，同一套布局布线规则是如何确保timing的准确？
2：AM3352没有DDR3的timing数据吗？
3：DDR3的时序是不需要计算吗？
4：如果要计算，需要计算哪些时序？参数从哪里获取？
以上，谢谢！
Nancy Wang：
以下文档中有计算时序的表格：
https://www.ti.com.cn/cn/lit/an/sprack4/sprack4.pdf
The spreadsheet discussed in this application report can be downloaded from this link.
,
jiehui Wu：
请麻烦逐一回复下我的问题可以吗？为什么可以保证时序的正确性啊？
,
jiehui Wu：
你好，我看了下那个表格，是根据不同的Layout，会得到不同时序数值是吧？还有个问题，怎么计算读写的setup和hold时间？
,
Nancy Wang：
是的，表格中会生成的emif读写寄存器的值。
,
jiehui Wu：
你好，你可能还没看清楚我的问题……。你这个excel是根据PCB和DDR3的时序参数等来生成控制器的寄存器配置参数。我的问题是怎么在设计之前、在理论上验证控制器与DDR3的时序正确性？AM3352手册里没有时序的参数，意思这一块的时序不需要计算的是吗？只能是PCB设计好后通过仿真验证吗？或者说AM3352 DDR3接口的时序参数参考某个标准？
,
Nancy Wang：
不需要在设计之前验证，请严格按照TI的布线规则，再根据实际布线情况做software leveling来优化读写时序（也就是之前贴出的表格）。
找到之前的一个总结贴DDR2/3的配置详解(带视频）参考看一下：
https://e2echina.ti.com/support/processors/f/processors-forum/113233/sitara-am335x-2017-02-08
,
jiehui Wu：
你好，我还有个问题，DDR3中的Zo、Rtt、Rct的值怎么确定啊？
这个表格什么意思啊，后面的电流是怎么根据前面的设定计算的？
