TMS320C6748: C6748通过EMIF连接FPGA

C6748通过EMIF连接FPGA，在FPGA内设计一个FIFO，目前想把EMIF设置为同步模式，在同步模式下实现FIFO数据读写操作。C6748只有CS0为同步模式，可否将CS0连接FIFO的rd_en（读使能），EMIF时钟EMA_CLK连接FIFO的rd_clk（读时钟），EMIF总线连接FIFO的dout[0:15]，不知是否可以这样设计？

Nancy Wang：

我已转给其他工程师确认。

,

Tony Tang：

不行。

C6748上的EMIF CS0的同步模式仅仅是支持SDRAM时序。不像AM335x上的GPMC，那是支持同步时序的。

如果是在FPGA端实现FIFO，在C6748端用EDMA进行连续访问，速度也是可以的。

EMIF时钟EMA_CLK是可以连续输出的，不管是否用CS0。