[FAQ] SK-TDA4VM: sprr438 中采用 Altium 格式的 PCB 原理图和布局

Q: 我们想使用 SK-TDA4VM PCB 原理图和布局来开始自己的 PCB 设计。尤其是，高速 DDR4 设计和 PMIC 设计会为我们节省大量的设计时间并避免很多风险。遗憾的是，我们有 Altium，但 sprr438.zip 中提供的设计文件都是使用 Cadence 制作的。如果没有安装 Cadence 软件，Altium 将无法导入这些文件。

是否有人可以将设计文件转换为 Altium 格式并提供转换后的文件？并检查生成文件的合理性。

（我担心的是，如果我尝试使用半官方工具转换这些文件，结果会不准确。例如阻抗可能不准确。)

Annie Liu：

A: 我曾尝试将 Allegro 文件导入到 Altium 中，但收到 extracta 超时错误。  如果您可以提供 Altium 所需的特定命令行参数，我可以对 Allegro 文件运行 extracta。

,

Annie Liu：

Q: 

我曾尝试使用该方法在 Altium 中寻找，并找到了我添加的两个附件文件：   Allegro2Altium.bat（我已将其重命名为 .txt，否则我无法上传它的附件。)   AllegroExportViews.txt。

下面描述了 Altium 中的导入过程： https://www.altium.com/documentation/altium-designer/allegro-import-ad

但我的 PC 上没有安装 Cadence。

这有什么用吗？

# Start of Allegro to Altium Designer Board View
BOARDBOARD_NAMEBOARD_UNITSBOARD_EXTENTS_X1BOARD_EXTENTS_Y1BOARD_EXTENTS_X2BOARD_EXTENTS_Y2BOARD_THICKNESS
END
# End of Allegro to Altium Designer Board View# Start of Allegro to Altium Designer Layer View
LAYERLAYER_SORTLAYER_SUBCLASSLAYER_ARTWORKLAYER_USELAYER_CONDUCTORLAYER_DIELECTRIC_CONSTANTLAYER_ELECTRICAL_CONDUCTIVITYLAYER_MATERIALLAYER_THERMAL_CONDUCTIVITYLAYER_THICKNESS
END
# End of Allegro to Altium Designer Layer View#
# Connectivity - Simple Net list.
#
CONNECTIVITYNET_NAME != ''CLASS = 'PIN'NET_NAME_SORTNODE_SORTNET_NAMEREFDESPIN_NUMBERPIN_NAMESUBCLASS
END#
# Net Rules View
#
NETNET_NAME_SORTNET_NAMENET_STATUSNET_CAPACITANCENET_ETCH_LENGTHNET_ETCH_WIDTH_AVERAGENET_IMPEDANCE_AVERAGENET_IMPEDANCE_MAXIMUMNET_IMPEDANCE_MINIMUMNET_INDUCTANCENET_MANHATTAN_LENGTHNET_MANHATTEN_LENGTHNET_PATH_LENGTHNET_PROPAGATION_DELAYNET_RESISTANCENET_VIA_COUNTNET_BUS_NAMENET_PHYSICAL_TYPENET_PROPAGATION_DELAYNET_DIFFERENTIAL_PAIRNET_DRIVER_TERM_VALNET_ECLNET_ECL_TEMPNET_FIXEDNET_LOAD_TERM_VALNET_RELATIVE_PROPAGATION_DELAYNET_MAX_BVIA_STAGGERNET_MAX_FINAL_SETTLENET_MAX_OVERSHOOTNET_MAX_PARALLELNET_MAX_VIA_COUNTNET_MIN_BVIA_GAPNET_MIN_BVIA_STAGGERNET_MIN_LINE_WIDTHNET_MIN_NOISE_MARGINNET_NET_PHYSICAL_TYPENET_NET_SPACING_TYPENET_NO_GLOSSNET_NO_PIN_ESCAPENET_NO_RATNET_NO_RIPUPNET_NO_ROUTENET_NO_TESTNET_PROBE_NUMBERNET_RATSNEST_SCHEDULENET_ROUTE_PRIORITYNET_ROUTE_TO_SHAPENET_SAME_NETNET_SPACING_TYPENET_STUB_LENGTHNET_TS_ALLOWEDNET_VIA_LISTNET_VOLTAGENET_WEIGHTEND#
# Pad Stack View
#
PAD_DEF
END#
# Board geometries minus symbols.
#
FULL_GEOMETRYCLASS != 'PACKAGE GEOMETRY'CLASSSUBCLASSSYM_TYPE != 'PACKAGE'RECORD_TAGGRAPHIC_DATA_NAMEGRAPHIC_DATA_NUMBERGRAPHIC_DATA_1GRAPHIC_DATA_2GRAPHIC_DATA_3GRAPHIC_DATA_4GRAPHIC_DATA_5GRAPHIC_DATA_6GRAPHIC_DATA_7GRAPHIC_DATA_8GRAPHIC_DATA_9GRAPHIC_DATA_10PIN_NUMBERPAD_STACK_NAMEPAD_SHAPE_NAMEPAD_TYPEPAD_FLASHDRILL_HOLE_XDRILL_HOLE_YNET_NAMEPIN_XPIN_YVIA_XVIA_YEND#
# Extract footprint (symbol) geometries#
FULL_GEOMETRYSYM_NAMESYM_NAME != ''SYM_TYPECOMP_DEVICE_TYPEREFDESCLASSSUBCLASSRECORD_TAGGRAPHIC_DATA_NAMEGRAPHIC_DATA_NUMBERGRAPHIC_DATA_1GRAPHIC_DATA_2GRAPHIC_DATA_3GRAPHIC_DATA_4GRAPHIC_DATA_5GRAPHIC_DATA_6GRAPHIC_DATA_7GRAPHIC_DATA_8GRAPHIC_DATA_9GRAPHIC_DATA_10PIN_NUMBERPIN_NAMEPIN_TYPEPAD_STACK_NAMEPAD_SHAPE_NAMEPAD_TYPEPAD_FLASHDRILL_HOLE_XDRILL_HOLE_YNET_NAMEPIN_XPIN_YEND#
# Symbol Instances.
#
SYMBOLSYM_TYPESYM_NAMEREFDESSYM_MIRRORSYM_ROTATESYM_XSYM_YSYM_CENTER_XSYM_CENTER_YSYM_LIBRARY_PATH
END

extracta.exe %1 AllegroExportViews.txt AllegroBoard.txt AllegroLayer.txt AllegroConnectivity.txt AllegroNetRules.txt AllegroPadStack.txt AllegroGeometry.txt AllegroSymbolDefinitions.txt AllegroSymbolInstances.txt AllegroAddlGeometry.txt AllegroMultiStackup.txt
COPY AllegroBoard.txt+AllegroLayer.txt+AllegroConnectivity.txt+AllegroNetRules.txt+AllegroPadStack.txt+AllegroGeometry.txt+AllegroSymbolDefinitions.txt+AllegroSymbolInstances.txt+AllegroAddlGeometry.txt+AllegroMultiStackup.txt AllegroASCII.txt
DEL AllegroBoard.txt AllegroLayer.txt AllegroConnectivity.txt AllegroNetRules.txt AllegroPadStack.txt AllegroGeometry.txt AllegroSymbolDefinitions.txt AllegroSymbolInstances.txt AllegroAddlGeometry.txt AllegroMultiStackup.txt
MOVE /-Y AllegroASCII.txt %1.alg 

,

Annie Liu：

Q: 

我在 Altium 中找到了更多的 AllegroXxxView.txt 文件：

Allegro2Altium.zip

,

Annie Liu：

A: 请尝试使用随附的文件。

PROC112E2_BRD.brd.zip