TI中文支持网Part Number:CD74AC164
您好，
我问下这颗物料假如是1V8 VCC, IO是1.8V输出吗？ 看手册里典型值，1.5V,3.3V和5V；就是想知道IO输出是不是跟Vcc走的，谢谢
Amy Luo：
您好，
是跟VCC走的，输出高低电平同时还 输出电流大小有关，具体见如下数据表截图：
,
Cooper Zhang1：
谢谢您的及时回复；
请问使用CD74ACT323这颗料的话，如果使用Q0-Q7output mode，当MR为低电平的时候，请问Q0-Q7是什么状态，是输入还是输出还是三态？
,
Amy Luo：
您应该指的是CD74AC323，由数据表知，323是同步复位寄存器，即在MR为低时，CP由低到高时复位寄存器。如果仅MR为低，没有CP脉冲，是不会复位寄存器的。
设备需要使用时钟输入CP的上升沿来改变设备的输出状态，如果没有CP脉冲，那么输出应该是保持状态。
如果您想问的是设备在上电时的默认状态，那么输出处于“未知”状态。
下面文档和FAQ链接希望对您理解其工作原理有帮助：
https://www.ti.com.cn/cn/lit/an/scha005a/scha005a.pdf
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/737715/faq-what-is-the-default-output-of-a-latched-device-flip-flop-latch-register
,
JING HE：
感谢您的回复，我们想用AC323这颗器件来扩展GPIO控制DCDC上下电，特别怕仅MR为低，没有CP脉冲出现状态未知情况，想再次状态下输出都为高阻，请问是否可行？
,
Amy Luo：
您可以使用AC299，它在MR为低时，输出的是确定的低电平状态。
,
JING HE：
我看了note，我们的应用场景是VCC稳定后才会输入CLK，需求是我们所有的电都上完了，才准备把移位寄存器MR给拉开，如果其中MR还是低，输出是高或者低都不合适，所有我们想在此期间让输出是高阻。AC299或者AC299 OE为高时，输出都为高阻。是否可以一直拉高此pin 让输出为高阻？
,
Amy Luo：
在OE其中一个为H时，是I/O0 ~ I/O7是输出高阻抗状态，Qn为输入状态。在您的应用中是Q0-Q7是输出模式。我个人认为Qn的状态应该不会对后级电路造成影响。
