Other Parts Discussed in Thread:ADS8861
请问ADS8861的时钟8脚“SCLK”的频率范围是多少
您好，SCLK的最大频率不超过66.6MHz就好。
,
请问 实现400khz的数据吞吐率，SCLK的频率得是66.6Mhz吗，吞吐率跟SCLK是怎么对应起来的
,
您好，DOUT的波特率是同步于SCLK的频率。也就是说66.6Mhz的SCLK，那么DOUT的data rate为133.2Mbps。
或者您也可以参考FIgure 1的时序，可以看到DOUT和SCLK的同步关系。
ADS8861: 时钟配置问题
ads8861参考设计使用中出现零点毛刺
AFE58JD32: Verilog Reference Code for Driving AFE58JD32ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro. May I ask, where should I find the AFE58JD28 device code?ADS1675: ADS1675
TI中文支持网
