DP83867E的SGMII接口使用。

使用FPGA的LVDS_serdes模式驱动这个PHY芯片，但是可以不使用PHY芯片上自带的SGMII_SCO(625MHz)的时钟吗？现在我用的是CYCLONE 10GX的FPGA，需要在一个BANK上驱动两个以太网SGMII接口。

Kailyn Chen：

您好, 这个是6 wire SGMII interface接口的差分时钟输出引脚, 是需要和MAC连接的,用于MAC无法恢复时钟,需要外部给MAC提供时钟.
如果是4 wire SGMII接口的话,这个时钟SGMII_COP/CON就不需要使用.

,

user4153579：

也就是说，我这边可以不使用这个时钟，因为我看到一个88E1111-B2-NDC2C000的PHY设计的SGMII接口也是这个时钟没有使用，只用了输入和输出差分线，这个使用内部的lvds_serdes(带DPA功能)的IP核是不是就可以了，还是说需要用lvds_serdes(带cdr功能)的IP核才可以？