TI中文支持网Other Parts Discussed in Thread:ADS1278, ADS1274
Hi team
Good day
客户有个问题需要咨询
ads1278采用帧同步的方式读取ad数据，在刚上电的时候读出来的数据都是0需要过一两秒钟数据才会正常。麻烦帮忙看下是什么问题。
regards
Aosker
Kailyn Chen：
您的意思是刚上电，初始化还未完成，读取的寄存器值吗？
,
Kailyn Chen：
纠正以下， ADS1278 都是通过硬件配置的，不需要寄存器， 先确认下上电是否按照这个上电时序完成的？可以看到，CLK经过2^18 fclk和129个数据转换之后，ADS1278 才能输出完全确定的有效数据。
,
user6621990：
意思就是说上电之后需要先给2^18个fclk然后再经过129次数据转换之后读出来的数据才是正常的吗？
,
user6621990：
我设置的是30M的时钟，上电之后等了几十毫秒，然后转换了300多次数据，然后再去转换读数据还是会有一段是读到0，而且读到0的数据段比较多，感觉得ads1278上电之后1秒多两秒才工作正常
,
Kailyn Chen：
是的,看这个时序, DVDD先上电, IOVDD和AVDD后上电，然后内部reset拉高,再经过2^18 clock周期和 129 data rate之后,DRDY由高到低,DOUT输出有效的数据．
Datasheet中Power supply中这部分的介绍中也有解释:
Following the CLK cycles, the data for 129 conversions are suppressed by the ADS1274/78 to allow output of fully-settled data. In SPI protocol, DRDY is held high during this interval. In frame-sync protocol, DOUT is forced to zero.
,
user6621990：
这个上电的顺序一定要严格按照这个顺序吗？所有电源同时上电可以吗
,
Kailyn Chen：
您好, 建议是按照datasheet中的上电时序运行,从而保证器件的可靠性以及稳定性能.
,
user6621990：
我感觉前面这段数据都是0的时间不止2^18个clk加129次转换的时间，这两个加起来都不会超过几百毫秒，但是我调试的时候发现那段数据都为0的时间起码有一两秒的样子
,
Kailyn Chen：
您好，是否是2^18个clk加129次转换的时间之后，DRDY由高到低，然后DOUT输出数据这个时序？ 可以用示波器按照这个时序测试下，是否是在2^18个clk加129次转换的时间这个之间之后输出有效数据，还是继续输出一段为0的数据。
,
user6621990：
我给了2^18个clk之后又读了转换了1000次数据但是还是0，基本上要过三秒钟左右数据才正常
