TI中文支持网Part Number:ADC12DJ3200
1. 使用该芯片jmode0 模式发送数据，最大速率是单通道12.8G，利用的是通道da0-3和db0-3 8个通道，想咨询下通道a和通道b两组通道在布线时是否需要做通道信号延迟补偿（jmode0 模式 8个通道等长拉至接收端还是需要补偿每个通道间的延迟，还是松散等长没有严格等长要求），我发现手册也没有提通道间延迟这个参数，不需要补偿么？完全靠接收端伸缩buffer硬收？这块是什么建议
Kailyn Chen：
您好，没有找到相关应用手册说明，但依我个人的经验，两个通道间的差分数据线的布线尽量等长等间距，长度尽量控制在5mil之内。
,
user4526881：
我把这个通道延迟描述细点，一般芯片die是通过基板和bga锡球连到电路板上，那么每个收发器通道间从die到基板传输可能存在走线不等的误差，导致走线延时不一致，我们对端FPGA在做ddr时指出在高速时必须补偿这个管脚间延迟。而对于204B收发器接口，FPGA端咨询过是不需要考虑这个延迟补偿的。不过adc这边是2组204b接口，两组204b接口之间是否会存在这个延迟补偿问题，还是说忽略这部分
,
Kailyn Chen：
对于da0-3和db0-3 8个通道，走线不等的误差尽量控制在5mil之内，如果误差太大就会引起信号完整性的问题了。
对于ADC12DJ3200的走线要求，需要按照datasheet中10.1 Layout Guidelines的规则，参考Figure 194的top层的布线。
datasheet中也没有提到补偿问题。
所以我的建议是按照datasheet中的guidelines布线，对于这几个通道的data来说，等间距是能做到的，等长尽量控制在5mil之内，不会有太大误差。
,
user4526881：
行吧
