TI中文支持网Part Number:ADS127L01
您好，我在进行ADS127L01分辨率模式转换中遇到了问题：在HR引脚接地置低的前提下，将REXT端外接电阻由120K转换为60.4K时,也就是将VLP模式切换到LP模式时，从功耗上看的确变得更高了，但是ADC的输出噪声并没有得到改善。此时我的AFE前端等效自噪声和ADC的理论输出噪声是基本相等的，因此在切换模式之后整体的等效自噪声输出应该会有一定的降低才对。
Cherry Zhou：
您好我们已收到您的问题并反馈给工程师，如有答复将尽快回复您。谢谢！
,
Cherry Zhou：
将 REXT 从 120k 切换到 60k 对 ADC 中的总噪声几乎没有影响。 它会稍微降低内部放大器中的噪声，但其他内部组件的热噪声决定了 ADC 总噪声。 增加功率 (减少 REXT) 的目的是支持更高的输入时钟频率和更高的输出数据速率。 REXT 的降低会增加内部放大器带宽，从而缩短支持更高输出数据速率所需的稳定时间。
VLP 模式下的最大 Fclk 为 4.4MHz。 将 REXT 降低到 60.4k (增加总功率) 可使 Fclk 增加到 8.8MHz。 对于相同的 OSR 设置，您可以以 2 倍的输出数据速率运行。
下表确认噪声在不同的功率模式下不会发生变化，它主要取决于 OSR 设置。 例如，OSR=256 ， WB2 滤波器，在所有情况下，噪声大约等于 3.5uVrms (随着 Fclk 增加会有一些变化)。
希望以上回答对您有所帮助，如有其他问题请随时联系我们。
,
zha haiso：
好的，您的意思是OSR是ADC输出噪声主要的决定因素，如果在相同的FCLK下，无法通过进行VLP-LP-HR的模式转换来改善ADC的输出噪声？如果想在相同的采样频率下获取更低的ADC噪声，那么需要按照噪声表现表中所描述，更改FCLK后相应地更改OSR？
,
Cherry Zhou：
好的我会再帮您确认下，如有答复将尽快回复您。
,
Cherry Zhou：
zha haiso 说：您的意思是OSR是ADC输出噪声主要的决定因素，如果在相同的FCLK下，无法通过进行VLP-LP-HR的模式转换来改善ADC的输出噪声？
是的， 当对相同的 FCLK 、OSR 和滤波器设置使用不同模式时， ADS127L01 的内部噪声不会有所改善。 在较低频率下运行 Fclk 确实允许外部基准和放大器有更多的时间稳定，因此它可能会改善外部组件导致的总体噪声，但不会改善 ADC 的噪声。
zha haiso 说：如果想在相同的采样频率下获取更低的ADC噪声，那么需要按照噪声表现表中所描述，更改FCLK后相应地更改OSR？
是的，ADS127L01 的最低噪声是使用最高 OSR 设置时的噪声。 例如：使用宽带滤波器 2 和 64ksps 的输出数据速率，您可以在 OSR=256 且 Fclk=16.384MHz (SNR=113.9dB) 的 HR 模式下运行，也可以在 OSR=64 且 Fclk=4.096MHz (SNR=108.3dB) 的 VLP 模式下运行。
希望以上回答对您有所帮助，如有其他问题请随时联系我们。
