Part Number:AFE5832LP
当前未用fclk信号，而是通过sync mode 对齐111111000000，然后切换到ramp模式发现数据不对，再切换回来sync mode ，数据就对不齐了，而且是同一个芯片上的多路lvds在sync mode下数据不一致。
是否应该用fclk来对齐数据，然后用sync mode来校验？
您好，
感谢您对TI产品的关注！由于AFE5832LP产品属于信息受限制产品，该产品是由美国的工程师团队支持， 请您在E2E英文论坛发帖：https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum
AFE5832LP: 需要一个具体的结合FPGA的Verilog设计流程，希望有官方案例AFE5832LP: FX3 UART Communication protocol between AFE5832LPTX 3LVL EVM software and MED1426AFE5832LP: The USB3 Communication protocol between AFE5832LPTX 3LVL EVM software and MED1426AFE5832LPEVM: Issue with AFE5832LP GUI Launch through HSDC Pro – Error 7 File Not Found
AFE5832: 适用于智能超声波探头的高度集成信号链解决方案 TX7332 和 AFE5832LP想咨询一下：AFE5832与AFE5832LP是否是引脚兼容的？AFE58JD32: Verilog Reference Code for Driving AFE58JD32ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些
TI中文支持网