TI中文支持网Part Number:ADS1120
再请教个关于ADS1120延时，我这样计算是不是正确：
在9.1.6的示例中，有这样一句
Delay for a minimum of 50 μs + 32 · t(CLK);
我用的是正常模式，20SPS，单次， 那么这里的t(CLK）按8.3.5的表11查得为204850，这个是以4.096M外部时钟的值，我用的32M
所以这个结果是
50us+32*(204850/8)=819442us
这个结果是这样计算吗？
Amy Luo：
您好，
表11是不同data rate下的转换时间，204850表示的是204850个t(CLK)。
CLK有2种选择源，内部振荡器或者外接，外接时钟源最大只能到4.5MHZ，使用32MHZ超出了这个范围。
,
Jx Wang：
不好意思，这里和MCU的混了，查了一下，用的内部振荡器
那这个的计算是这样：
50us+32*(204850*(1/4))=1638850
这个对吗
谢谢
,
Jx Wang：
烦请再指点一下，现在我的问题应该是卡在这里，谢谢
,
Amy Luo：
使用的内部振荡器，那就是fclk=4.096MHZ，tclk=1/4.096MHZ，延迟时间就是 50 μs + 32 · (1/4.096MHZ);
表11是不同data rate下的转换时间，也是以tclk为单位的，但是与这个延迟没有关系。
,
Amy Luo：
忽然发现您题目是关于转换延时的计算，您是要计算转换时间，还是reset命令延迟时间？
Delay for a minimum of 50 μs + 32 · t(CLK);这里指的是reset命令需要延迟的时间；
转换时间就是表11，normal 模式下，20SPS，single-shot模式下就是204850个t(CLK)，即204850 · (1/4.096MHZ)。
,
Jx Wang：
非常感谢，我这里搞混了，的确是这里出问题了
我再仔细捋一下回复
谢谢谢谢
,
Amy Luo：
别客气~
好的，如果有哪里不清楚您可以继续跟进帖子
,
Jx Wang：
非常感谢，我的问题解决了
主要的问题，就是这两个概念搞混在了一起，所以错了
最后出现了供电后又不能立即出数的问题，是配置MCU管脚的高低电平需要在本器件供电之前，之后就不可以
谢谢 Amy Luo ，谢谢
