TI中文支持网Part Number:DAC5686
你好，想了解一下DAC5686数字输入端，也就是DA[15:0]和DB[15:0]数据线以及CLK1，CLK1C，CLK2，CLK2C，PLLLOCK有没有阻抗，等长的布线要求？我的采样频率是200M的。
Kailyn Chen：
您好，这款器件没有要求具体的阻抗和走线要求，可以参考EVM user's guide中的layout布线：
https://www.ti.com.cn/cn/lit/ug/slwu006f/slwu006f.pdf
top层的布线如下：
对于差分信号来说，考虑到信号完整性，以往的经验是尽量等长等宽等间距，如果实在做不到等长， 那么差距尽量控制在5mil内。
,
user6424818：
谢谢您的支持，另外这款IC的PLL LOOP FILTER的元件参数设计（www-s.ti.com/…/scac057.zip）网址怎么打不开了，能否发这个EXCEL给我？
,
Kailyn Chen：
您好，您是指的环路滤波器的设计吗？下面链接您看下是不是您需要的：
https://www.ti.com.cn/tool/cn/LOOP_FILTER-CALC?keyMatch=PLL%20LOOP%20FILTER
