TI中文支持网Part Number:LM25069
Following is the LM25069‘s circuit sch and the computing process of R1 and R2. The voltage of VCC_SYS is 4.97V.The value of R1 and R2 is 15k and 5.1k. The UVLO's voltage should be 1.26V, but the actual measured value is 1.117V.
Is there any problems in the circuit design?
Thanks!
Johnsin Tao：
HI 要考虑芯片内部20uA的磁滞，具体看datasheet 18页。
,
Yuntian Guan：
考虑了，具体参数如下：
理论：
VuvL=4.5V，VuvH=4.9V VovL=5.2V，VovH=5.5V 实测： VuvL=4.56V，VuvH=4.89V VovL=5.11V，VovH=5.56V
,
Yuntian Guan：
UVLO和OVLO的迟滞电压设置有什么要求吗？
我这里分别设置的是0.4V和0.3V
,
Johnsin Tao：
Hi
会有略微一点点的差异，例如电阻精度等（建议用1%精度的芯片）
,
Yuntian Guan：
有几个疑问： 1.第3脚和第4脚有时序要求吗？ 2.我调整了欠压的两个值，原来的4.5-4.9调整为4.3-4.6，这样的话就可以起来，这个欠压的上线与电源的电压值有最小差值要求吗？ 3.PWR和PGD，这两个脚，我们现在都是接的30k的电阻，这样接，从用法上来说是否正确？
,
Johnsin Tao：
Hi
3、4脚没有时序要求，但是都是侦测输入电压，所以通常都是同时进行的。
一般是尽量接近的，因为欠压就是监控最小输入电压，但是可能因为精度温度略有差异（电阻精度，内部基准精度这些都会造成一定的差异）
PWR是功率限制，需要按照datasheet 第14页来设计。 PGD是上拉，只要电流不要太大超过内部MOS承受能力，在一定范围内的阻值都是可以的(选用30kohm是可以的）。
