[FAQ] UCC21520: 在不修改栅极驱动电路时更改 FET 的影响

问：在更改 FET 时，我们应该考虑哪些因素？应该修改哪些元件，这会对我们的整体系统性能有何影响？

Cherry Zhou：

答：出于多种原因，例如器件短缺、系统规格更改或试图通过更改规格（如开关频率）来提高系统性能，设计人员可能需要更换 FET。但是，当设计人员在不修改栅极驱动电路的情况下更换 FET 时，由于 FET 器件型号之间的动态特性（RDSON、CISS、COSS、内部 RG）发生变化，他们可能在不知情的情况下导致应用性能发生急剧变化。众所周知，栅极电阻器对于限制栅极驱动路径中的噪声和振铃至关重要，但您是否知道栅极电阻器的作用不止这些？栅极电阻的变化会影响 FET 的栅极充电电流，这会直接影响漏源极电压压摆率和开关节点发生过冲。更快的 dv/dt 有助于减少开关损耗，但设计人员必须将峰值开关节点压摆率限制在栅极驱动器电平转换器的最大 dv/dt 规格范围内，并将开关节点过冲限制在 FET 的击穿电压范围内。更高的栅极电阻必然会导致更长的开关时间和更高的开关损耗，但开关节点过冲更低。如果栅极电阻过小，栅极驱动器会在开关节点处受到较大的过冲电压影响，但开关速度更快。 

测试设置：

以下数据是使用高侧双脉冲测试测得的，因为在测试中向 INA 馈入了 PWM 信号，INB 保持低电平，从而导通/关断高侧 FET。负载是一个从开关节点连接到 PGND 的电感器。第一个脉冲在电感器中累积电流，最高达到指定的阈值，第二个较短的脉冲仅用于测量 FET 的开启特性。 

双脉冲测试设置：

图 1：双脉冲测试原理图 

图 2：双脉冲波形

测量数据：

图 3 中的以下数据是使用具有 +4A/-8A 典型栅极驱动强度、外部栅极电阻为 0 欧姆的同一栅极驱动器在室温下获取的。在不同的总线电压、相同的开关电流下，使用推荐的数据表驱动电压测试了采用 TO-247-4 封装的几个不同 1.2kV SiC FET 样片，可以观察到每个样片在总线电压下都具有独特的峰值压摆率曲线。这些曲线揭示了 FET 之间动态性能的巨大差异，并凸显了分别使用所有曲线的必要性。如前所述，电路设计人员必须将峰值开关节点 dv/dt 限制在栅极驱动器电平转换器电路的规格范围内。 

图 3：最大导通和关断时间

共模瞬态抗扰度 (CMTI) 是在设计以高开关频率运行的栅极驱动器时需要考虑的基本参数。当开关节点的变化速率高于数据表值时，驱动器可能发生逻辑错误，使输出在高压摆率下出现高电平干扰或低电平干扰。在本案例研究中，我们将研究将开关节点过冲限制在 <1100V，而 dv/dt 限制在 <100V/ns 所需的栅极电阻（图 4）。我们可以看到，对于 500V-700V 范围内的总线电压，与较小值（小于 5 欧姆）相比，较高的栅极电阻（大于 10 欧姆）对于保持 dV/dt 接近 100V/ns 非常有效。电压过冲也受到外部栅极电阻的严重影响，在 300-600V VBUS 范围内，我们可以看到低栅极电阻（小于 5 欧姆）的过冲高达 300-400V。  请务必记住，FET 在低温下的开关速度可能会更快，并且应在系统所需的温度范围内优化 RG。   

图 4：样片 B 的过冲和开关节点导通最大 dv/dt

下面的图 5 显示了无外部栅极电阻的多个不同 SiC 器件型号的各种过冲范围。同样，每个制造商的 FET 会导致不同程度的开关节点过冲。开关更快的 FET 通常具有更大的过冲，在 600V 时，测得的最大过冲为 600V。如果没有外部栅极电阻来减少过冲，那么额外的 600V 可能会导致 SiC FET 击穿（其 Vds 击穿电压为 1200V）。  

图 5：开关节点过冲