TI中文支持网Hi,
能帮忙review一下附件的原理图吗？帮忙看看下面的问题。非常感谢支持！
1。图中晶振是否需要， 如果需要选用有源还是无源
2。整个原理图与MCU通信目前我只用了两根信号线（ IICSCL IICSDA ） 。请问其它还需要吗
3。IDX MODE BISTEN RSVD PDB VDD_SEL 这几个地方原理图是否正确
4。理论上954CLK是不是只需要一组即可， 留哪一组更合适
5。整个原理图使用了三组电源 3.3V 1.8V 1.1V 请问目前分列对吗
6。目前剩余脚位有遗漏必要功能脚吗，部份空脚是做浮空还是对地处理
7。CMLOUT+ CMLOUT-是否需要外接目前是浮空未使用
8。同轴部份跟摄像头供电部份是否合理
9。VDD_SEL该如何运用
10。GPIO3/INTB该如何运用 是否需要接入MCU
90UB954.pdf
Kailyn Chen：
您好,关于您的问题,首先DS90UB９５４有EVM板， 电路可直接参考EVM中的schematic,请参考P38:
www.ti.com/…/snlu223b.pdf1. 晶振需要，可以是无源晶振，接在XIN和XOUT引脚上，也可以使用有源晶振，直接接在pin5 XIN/REFCLK，也就是使用REFCLK。
2. 通讯接口是I2C的这两个引脚.
3.IDx上的上下拉阻值不同决定了从机地址的不同。这个可以根据Table15 去配置就好。 BISTEN和 RSVD直接下拉是没问题的，BISTEN上拉的话，是启动自检模式，如果不需要，可直接下拉。 RSVD不能上拉， 直接下拉到地即可。
PDB我是建议使用MCU的GPIO去控制它的上电时序。 VDD_SEL您这里也是下拉，使能内部1.1V LDO，给VDD11上电使用，是可以的。
4.这个要看您是需要配置什么样的输出，是使用one lane clock+4 pair data还是two lane clock+two pair data 的输出，您可以参考P147的几个应用的例子，然后决定是使用哪种输出模式，如果只需要1lane output，one lane clock+4 pair data， 那么不用的clock组可直接悬空。
5. 您的这个问题，是想确认下，哪些引脚使用1.8V供电，哪些使用３.３V和１.１V供电是吗？
６.通常不用的输出引脚可直接悬空， 输入引脚不建议直接悬空，不知您这里具体提到哪几个不用的引脚？
７. CMLOUT这对差分对我建议按照EVM user's guide中的连接方式,以便后续在进行debug的时候使用,作为测试引脚.
8. 建议参考EVMuser's guide中的电路.
9. 如问题2, VDD_SEL的高低电平决定了是否使能内部1.1V LDO ,如果使能了可以给VDD11供电,如果disable,使用外部供电.
10. GPIO3/INTB建议上拉4.7KOhm到VDDIO.
