TI中文支持网Part Number:DP83822I
我设计的板子用STM32F207VE通过MII与DP83822I通信。DP83822I的外部晶振用的是25MHz 50ppm 22pF的无源直插晶振，有做包地处理，当晶振和起振电容都放在电路板顶层时所有功能都正常，但有一个版本的电路板将起振电容放到底层同样的位置，仅仅改了电容和电容的走线就会出现TCP通信有10%左右的丢帧。我同事设计的另一款电路板用NS7520与DP83822通信，也是晶振和起振电容放在不同的层就出现丢帧。请TI的工程师帮忙分析一下原因？
Kailyn Chen：
您好，晶振走线一般要求尽量短，并且靠近芯片，通常也是放在同一层的，您的问题看起来是因为将起振电容放在不同层，放在不同层的话就得有过孔，但是过孔又相当于增加了寄生电容，可能会导致晶振频率不稳定，造成的丢帧现象。
,
tao peng：
过孔是利用直插晶振的插件孔，没有额外增加过孔，所以确实是因为时钟的问题导致丢帧吗？这种不同层的设计我在stm32f103的某些有限空间布板设计上看到过而且也能用，是PHY对于时钟要求更高才导致出问题？
,
Kailyn Chen：
您好，您参考下这篇关于以太网PHY收发器对于晶振的规格要求，以及layout要求：
https://www.ti.com/lit/an/snla290/snla290.pdf
