DP83640: 芯片工作不正常，配置引脚上下拉无法生效

如题，芯片工作不正常，配置引脚上下拉无法生效，具体提现在测量配置引脚的电平时，明明上拉的引脚却是低电平，9个上拉电阻，只有4个正常上拉，剩下5个均为低电平（此处详见附图），且模式确实也未配置正确，本设计配置模式为RMII Master模式，PHYADDR配置为00001，因此配置COL、RX_DV、TXD3均上拉，但测量电平仅TXD3为高电平，其余两个均为低电平，且配置均未生效，求大佬解惑

原理图部分如下：

Amy Luo：

您好，

这些引脚的值在通电或硬复位时采样。在软件重置期间，从通电或硬重置时采样的值内部重新加载strap选项。因此，这些引脚的值需在上电前或硬复位前配置好。

,

James Maxwell：

您好，感谢回复，硬件电路使用电阻上拉配置，是焊好在板子上的，基本能够保证在硬复位前属于正确配置的状态，但是现在的情况是貌似配置并未成功

,

James Maxwell：

最新进展，发现PHYADDR的配置成功了，通过MDIO获取到的信息得出的结论，已成功配置为3，但是MII模式未配置成功，上拉RXDV脚，意欲配置为RMII模式，但是通过读取到的ＭＤＩＯ信息来看，仍然是ＭＩＩ模式

,

Amy Luo：

这些strap pin的默认配置如果正好是您需要的配置，则不需要外部上拉或下拉电阻器。只有当需要更改默认值时，才需要外部上拉或下拉2.2-kΩ电阻。

下面应用手册有DP83640的RMII Master mode接线示意图和配置方法，希望对您有帮助：

https://www.ti.com/lit/an/snla101a/snla101a.pdf

,

James Maxwell：

您好，这边的情况是需要的确实是RMII Master Mode，也按照需求上拉了相关配置引脚，但是奇怪的是CLK_OUT输出25M，RX_CLK与TX_CLK输出50M，这让我无法确定RMII Master Mode是否配置成功，因此同理甚至无法确定RMII模式有没有配置成功，就很奇怪，电路是严格按照上图的，您看看有无错误

,

Amy Luo：

PTP_COC register （page6 R14 ）的 bit 15 (PTP_CLKOUT_EN)您是否清0了？

,

James Maxwell：

并未对寄存器进行过操作，这个位必须清零吗

,

James Maxwell：

不好意思，点错了，想点回复的，现在并没有手段进行寄存器操作，，，

,

Amy Luo：

看我上面发的文档，如下截图：

,

James Maxwell：

恩，但是我们这边的工具好像都没办法通过MDIO对寄存器进行读写，而贵公司的工具根据我们软件工程师所说好像要编译进内核，我们没法用

,

Amy Luo：

如果需要配置寄存器的话，在产品首页如下截图软件开发处提供了USB-2-MDIO 工具，可以通过串行管理接口 (MDC/MDIO) 进行通信，以配置和读取 PHY 寄存器。

产品首页链接：https://www.ti.com.cn/product/cn/DP83640

,

James Maxwell：

这个是windows下的工具吗，我们去尝试一下，感谢您的回复

,

Amy Luo：

具体您可通过USB-2-MDIO产品首页和技术文档部分的用户指南进行详细了解：

https://www.ti.com.cn/tool/cn/USB-2-MDIO

用户指南：https://www.ti.com.cn/cn/lit/pdf/SNLU197