TI中文支持网Part Number:DS90UB953-Q1
我们有一个项目 953 的原理图设计有错误，953 的 LPF 管脚没有接一个电容到 VDDPLL ，目前我测量到加电容和不加电容的波形差不多，都是 1.15K 左右的波形，正确的串联电容的板子波形只是上升沿变缓一点，其他幅度，占空比，周期都一样，悬空的上升沿快一点。
下一版我们会改成正确的，但是这版想先把功能调通，看这个错误会对功能调试，和视频输出造成多大的影响。
Kailyn Chen：
您好，LFP1 和LPF2的电容是连接到内部PLL形成环路滤波器。并且推荐这些电容要尽可能的靠近引脚最大限度的减少闭环。 如果忘记加了，那耦合到这些引脚的噪声会影响到内部PLL的性能，而这两个PLL一个是用于生成用于输出串行化的高速时钟、而另一个 生成高速时钟用于 CSI-2 接收端口。 所以不加的话我不确定芯片的性能是否稳定。
,
强强：
LPF1和 LPF2 影响的内部的 PLL ，具体是怎么对应的？
LFP1-PLL – FPD-LINK,
LFP2-PLL- CSI-2
是这样对应的吗？
,
Kailyn Chen：
我想应该是的，但是对应关系数据手册中没有给出来，并且通过7.2 Functional Block Diagram的内部框图也没给出具体clock Gen的架构，所以对应关系没有具体描述。
