TI中文支持网Part Number:TLK2501
问题，两块板子2501收发测试，接收侧rx er经常拉高，数据也不对。
- 具体，接收端和发送段都是使用FPGA+2501结构。两个板子各自做光纤外部环回不会拉高rxer。发送段gtx clk为60m，enable信号只是在要发送前才开始拉高。接收侧gtxclk源不一样，大小也是60m，enable信号永远为1。发送段FPGA还没开始拉高tx en前，接收侧已经看到rx er 时高时低，rx en持续为1，数据也不对。后来修改发送段enable信号使得常1，问题解决，rx er 不拉高，同时收到数据正确。但是实际情况，不能修改发送段代码，只能修改接收侧，请问怎么改，enable信号改成接收到数据前才打开enable？
yang yang：
后续又改了一个，在检测到数据来之前t秒就打开接收侧enable版本，但是和发送侧打开enable和数据之间的t不等。还是收到的rx er 很多高。
,
Kailyn Chen：
您好，当TLK2501只做接收时的几个引脚配置如下：
LCKREFN : pull up to VDD through 3K～5KΩ resistor- TXD0～TXD15, TX_EN,TX_ER ：open (internal pull down)- LOOPEN: pull down.- DOUTTXP,DOUTTXN : open- RREF : open
TX_EN是发送端的enable信号，您这里提到的接收端的enable是哪个引脚?
,
yang yang：
是这样，收发侧都使用的2501芯片。2501自带一个enable引脚。现在收侧的enable设置的永远拉高，发端enable.设置为和发侧tx en一致(意思是同时拉高拉低)。设备上电后，在接收端FPGA抓到的图片如下。推测是两端enable信号设置不一样导致的，所以想问下，当发侧enable定好了，收侧怎么定。
,
Kailyn Chen：
yang yang 说：收侧怎么定。
收侧配置如下。2501的enable是器件使能端，上电后它是需要一直拉高的，否则2501进入power down状态。所以收侧enable一直为高没问题。
发侧的enable和TX_EN 则不需要一致，TX_EN是发送端的使能信号，而enable是2501的使能信号。
LCKREFN : pull up to VDD through 3K～5KΩ resistor- TXD0～TXD15, TX_EN,TX_ER ：open (internal pull down)- LOOPEN: pull down.- DOUTTXP,DOUTTXN : open- RREF : open
