DS90UB948-Q1: DS90UB947-Q1与DS90UB948-Q1联合使用时，显示屏无内容显示

Hi，expert：

        问题：DS90UB947-Q1与DS90UB948-Q1联合使用时，显示屏无内容显示。

        描述：947通过LVDS接口与SOC连接，948通过FPDLINK3与947连接。947部分采用8+2clock信道，modesel_0配置为 1 1；modesel_1配置为 0 1 ；948部分采用8+2clock信道，modesel_0配置为 1 11；modesel_1配置为 1 01；

        测试：947到948部分可抓取到信号波形，948到屏幕部分出现时间间隔近似的尖波，屏幕无显示信息。

       分析：疑似948的信号处理或模式配置有误，请给予回复，感谢。

                                                                                                                                                  Thanks all of  that

Kailyn Chen：

您好，我的建议是先做一个内部pattern test，看屏幕是否有显示呢。

datasheet中有关于内部pattern 产生的介绍，或者参考这篇应用手册：

https://www.ti.com/lit/an/snla132g/snla132g.pdf

,

e zhao：

Okay, I am taking your advice

,

e zhao：

您好，我按照example做了pattern test ,屏幕仍旧无显示。我的配置分别采用了以下两种方式

,

e zhao：

在做pattern test之后，读取寄存器数据是被写入的数据。

,

Kailyn Chen：

您好，pattern test后，pass和lock引脚都是什么电平？

您读取下寄存器0x69 bit7 PATGEN_BIST_ERR的值是多少 ？

,

e zhao：

您好，pass和lock引脚为低电平，PATGEN_BIST_ERR的值为00

,

e zhao：

Dear,chen

I am waiting for you 

,

Kailyn Chen：

您好，如果pass和lock都为低电平，您是否已经做了BIST测试了吧？说明自检不通过。有可能ser和des之间的link就是有问题的。检查下cable的连接是否没问题？

,

e zhao：

您好，ser和des的物理连接我已经检查过了，没有问题。下面是947的寄存器配置

,

e zhao：

948的寄存器配置如下：

I am looking forward to your reply

,

Kailyn Chen：

您好，您现在只用deserializer UB948 来做pattern test测试，按照我上面发的应用手册4.3 Custom Display Configuration的配置去试试。

https://www.ti.com/lit/an/snla132g/snla132g.pdf

做完之后，如果还未显示，就像上面您提供的寄存器配置，发我看下。

另外，也麻烦附上您使用的Display的Spec看下，看是不是不兼容导致的不显示。

,

e zhao：

Okay, I will do it on the time 

,

e zhao：

Thanks a lot

,

Kailyn Chen：

好的，等您的消息。 

,

e zhao：

您好，我按照您的指示对948做了pattern test,下面是寄存器配置信息：

显示屏用的12.8寸1920*1080P

,

Kailyn Chen：

您好，显示屏的spec是否可以发一下？

,

e zhao：

okay，I will show you

,

e zhao：

您好，显示屏的Spec具体指的是什么参数？抱歉，我不是很明白您的意思

,

e zhao：

WD128FHL50TA-A0——初步SPEC-V.0.pdf

您好，我上传了显示屏的datasheet。请您评测

,

Kailyn Chen：

好的，收到附件，您的这个问题我帮您去确认一下。 

,

e zhao：

好的，非常感谢！

,

Kailyn Chen：

您好，仅使用948做pattern test，是否能显示？

寄存器这边我们需要再check 下。

,

e zhao：

不能显示，lock脚为高电平的

,

e zhao：

您好，我现在又用了新的板子做测试。我再重复一下我这边的应用、配置以及测试情况：

应用功能：HDMI信号经SOC解码得到双路LVDS信号，双路LVDS信号经过947串行到达FPDLINK，FPDLINk经948解串后输出两路信号给一块1080P的显示屏；

模式配置：947_modesel_0配置为10；947_modesel_1配置为11

                948_modesel_0配置为000；948_modesel_1配置为000

测试情况：刚通电时LOCK引脚亮3秒左右，后间接性的闪烁，且亮度暗；屏幕不显示

,

Kailyn Chen：

您好，能否将您的测试搭建的情况板子，拍个照片我这边看下吗？

,

e zhao：

Graphics Processor出来的是两路时钟+8路数据，然而947输入的只有1路的时钟+8路数据，请问我应该怎么处理这个时钟信号？

,

Kailyn Chen：

您好，DS90UB947-Q1既可以用于single link也可以用于dual link，只是当用于dual mode时，8lane的data只用了一个PCLK，所以针对您的这种应用，当有两个时钟，8对data的时候，可使用任意一个时钟和947的PCLK连接。

,

e zhao：

如果使用8对data和一路时钟的话，我需要怎样配置947和948的模式呢？

,

e zhao：

您好，我再一次修改了我的模式配置，界面现在为花屏现象

模式配置：947_modesel_0配置为00；947_modesel_1配置为00

                948_modesel_0配置为100；948_modesel_1配置为010

测试情况：可以LOCK，屏幕显示为花屏

,

e zhao：

,

Kailyn Chen：

e zhao 说：如果使用8对data和一路时钟的话，我需要怎样配置947和948的模式呢？

和948搭配使用的话，947 会自动配置为dual link mode。

如果948_modesel_0配置为100的话，为dual OLDI，那么947的OLDI_DUAL应该也为1才对，即47_modesel_0应配置为10， 而不是00.

再试试。

,

e zhao：

您好，现在更改了47_modesel_0配置为10，寄存器读出来的数据也是对应的。花屏现象依然存在 ，但是上电的时候出现短暂的半截画面，请问出现这种现象可能的原因是什么？是不是与HS、VS、DE的配置有关？

,

Kailyn Chen：

e zhao 说：电的时候出现短暂的半截画面，请问出现这种现象可能的原因是什么？是不是与HS、VS、DE的配置有关？

一半画面，那么947接Graphics Processor的PCLK 频率是多少？ 显示器的分辨率是多少？

我在想是不是panel这边的问题，因为整个FPD link它不会改变视频内容。

,

e zhao：

您好，Graphics Processor的PCLK频率是67MHZ，显示器的分辨率是1920*1080/60HZ

,

Kailyn Chen：

e zhao 说：显示器的分辨率是1920*1080/60HZ

显示器1080p60的分辨率需要148.5Mhz的像素时钟频率呢。而PCLK只有67Mhz的话，所以屏幕只能显示一部分呢。

67Mhz的话，能够显示1280*480分辨率的视频。

,

e zhao：

您好，现在的界面一直显示是花屏的状态，只是上电过程中偶然性的出一半画面。我最想要解决的问题是花屏故障，这种现象是否与数据的格式和HS、VS有关呢？

,

Kailyn Chen：

您好，花屏和HS， VS 以及数据格式应该是无关的。

比如cable的插值损耗，PCB layout。还有上电时序PDB的时序是否满足要求？

或者video data在FPD link接收端被损坏，导致花屏也是有可能的。

所以可以看下花屏时，能正常lock吗？

,

e zhao：

可以LOCK的

,

e zhao：

您好，请问如何定位故障类型？

,

Kailyn Chen：

您好，花屏这个问题，是不是也是进行pattern test，显示花屏？如果是pattern test的话， 能否将您的寄存器配置附上看一下？ 

使用的内部晶振还是外部clock？ 

,

e zhao：

Dear chen,

I have solved my trouble,thanks a lot again

,

e zhao：

花屏的现象是由于源端输入的LVDS信号不匹配导致的

,

Kailyn Chen：

很高心您的问题得以解决，也非常感谢您的反馈。