LMK00334: 时钟级联风险

你好，我的设计需要采用两级PCIE时钟驱动器，选择LMK00334，具体连接为源端芯片—->LMK00334—->连接器—->LMK00334—->终端芯片，源端是X86的CPU，两个终端芯片对PCIE时钟要求分别是RMS jitter最大值0.3ps和1ps，请问：1、针对这种要求，采用LMK00334级联的方式是否能满足要求？2、时钟buffer的级联会对时钟的哪些参数有何种影响？谢谢。

Amy Luo：

您好，

级联时钟buffer的输出将具有更高的抖动。此外，buffer的传播延迟不能忽略。

,

xie Allen：

您好，PCIE终端设备对PCIE参考时钟的延时是什么样的要求呢？我查了下LMK00334的手册，如果两级级联，延时会在590fs~1770fs之间。再加上一些传输线延时。是否满足要求呢。谢谢。

,

Amy Luo：

xie Allen 说：PCIE终端设备对PCIE参考时钟的延时是什么样的要求呢？

关于这个问题，我认为应该查看所使用PCIE终端设备的规格书，或咨询相应厂家的技术支持