TPA3116D2-Q1: 原理图问题

你好,

我这边设计的原理图如上图所示，在硬件bringup阶段，FAULTZ始终处于低电平，能帮忙看下是原理图上哪有错吗？

谢谢！

Amy Luo：

您好，

在PBTL mode下，是将OUTPR 和 OUTNR连接在一起，和将OUTNL 和 OUTPL连接在一起，如下截图，您好像不是这样连接的

,

HAIBIN MA：

谢谢，确实如您所说的问题，已解决。