TI中文支持网Other Parts Discussed in Thread:TLV2172, TINA-TI
故障样品客户反馈现象
一、客户反馈现象如下:
2.客户生产一批产品317pcs，报性能故障总共5台机器，其中1台是常温上电就报性能故障，另外4台做完50度2小时带载老化后，从高温箱里拿出来后，再次上电能故障。
我司拆解分析是TLV2172发生故障，换上OK件TLV2172后，故障解除，功能恢复正常。
二、测试分析
我司委托检测机构开片分析客诉品上的TLV2172。
通过超声波和X-RAY分析，发现3pcs客诉品都存在以下现象:
1.内层存在不明印记
2. Bottom X-ray发现分层
图1 是ok件，图2，图3是坏片（客诉品）
3.开片后发现筋线有腐蚀和灼烧的痕迹
4.所有开片客诉品都来自于同一批次
请协助分析导致以上结果原因，客户正在等结果，已导致延迟交货，请尽快回复。
Amy Luo：
您好，
对您造成的不便非常抱歉，您是在哪里购买的TLV2172IDGKR产品，您可以提供订单号吗
,
user6562038：
我们是通过云汉芯城购买的TLV2172IDGKR，现在在客户头批量产过程中，发现不良，分析定位是贵司运放内部损坏导致，排除电路设计不当，外部受力损坏，且集中在同一批次发生不良。
云汉采购向贵司购买的订单号：T01057115，T01033854。
请尽快协助查明原因，并告知导致开片现象的成因和批次信息。
,
Amy Luo：
我咨询了美国的资深工程师，他说这看起来像一个典型的静电放电损伤
您可以提供您的原理图和从卸下静电袋到损坏发生之间所进行的测试吗？（Can you provide the customer schematic and tests performed between the removal of the esd bag until the time the damage occurs?）
,
user6562038：
Dear Amy
您这边能提供您的联系方式么，我们希望最好能电话沟通下，因为客户等着出货，论坛效率可能比较慢。因为涉及到公司专利，不能原理图全部提供给你们，所以要先弄清楚您需要我们提供具体哪些信息。我们收集好一并提供给你们去做分析。
,
user6562038：
另外怎么判断出是静电放电损伤，依据是什么？因为我们要向客户解释。
这是我的联系方式：18616318166，邮件是我TI ID 绑定邮箱地址。
,
Amy Luo：
抱歉，如果开发中遇到任何问题请您将问题发布在论坛上，技术支持都是在论坛上进行的
中文技术论坛：e2echina.ti.com/…/
英文技术论坛：e2e.ti.com/…/14
关于“怎么判断出是静电放电损伤，依据是什么？”这方面我不懂，我需要询问更了解这款芯片的TI资深工程师，再为您解答，一旦得到回复会立即回复给您
,
Amy Luo：
我询问的工程师没有说需要其他信息，全部的原理图不能提供，那么TLV2172及其外围连接部分电路可提供吗
,
user6562038：
可以的，需要等我们研发部release 图纸给我。另外我们想了解下静电放电导致芯片损坏，怎么样才能排查出来。老化试验还是有其他的手段？
,
user6562038：
还有一个信息给到你们：我们在另外一片故障芯片发现相近位置发现同样烧灼的痕迹，请帮我们确认下这是芯片哪个管脚间的线路
,
Amy Luo：
如果您遵守了正确的ESD预防措施，也可能与EOS有关，这就是问您应用情况的原因
我们有TIPL视频，解释ESD 和 EOS
https://training.ti.com/ti-precision-labs-op-amps-electrostatic-discharge-esd?context=1139747-1139745-14685-1138806-13955
https://training.ti.com/ti-precision-labs-op-amps-electrical-overstress-introduction?context=1139747-1139745-14685-1138807-13956
,
user6562038：
我想了解下，ESD和EOS对元器件造成半失效或者某种特定状态才能造成失效，我有什么办法可以筛查出坏片，不留出到客户这里
,
user6562038：
感谢您的回复。
我们现在有2点需要迫切了解：
1. 了解下ESD和EOS造成半失效状态的损伤，怎么能筛查出来，有哪些测试方法？因为在我们出货检验中并没有发现问题，所以我们想避免此类问题的发生。
2. 能否告知我们损伤的位置是对应哪个管脚间线路，VCC-GND？
,
user6562038：
我们有以下信息需要了解
1. TLV2172IDGKR 这款料是否能提供各管脚间OK件阻值大小或范围，我需要判定这颗料是否OK件和NG件。
2. 8CA P0W4这个印记是否能够提供产地批次生产日期信息
,
user6562038：
另外片上丝印是否对应的是唯一批次号，还是对应多个？
,
user6562038：
Amy ,如果有任何消息请尽快通知我
,
Amy Luo：
上面的视频链接中，说明了发生ESD损坏事件的可能原因以及预防措施
我前面贴出的视频链接中也有说明，这些芯片都是使用自动测试设备进行全面测试，客户在使用需要避免损坏的发生，防静电袋、盒和工作表面包含用于缓慢中和电荷的电阻材料，可以减少电路外ESD事件。
怎样筛查出坏片，我想也需要专门的自动测试设备进行全面测试。
半导体器件的ESD事件主要有两类：电路外ESD事件和电路内ESD事件。电路外ESD事件是发生在焊接到印刷电路板之前，在制造、工厂测试或装配过程中可能会发生电路外事件。一般来说，工厂测试和制造过程的设计，以尽量减少暴露于静电放电。
电路内ESD事件是指在完全组装的PCB或最终产品上造成的损坏。在这种情况下，产品包装、产品设计和设备本身的坚固性决定了产品的ESD敏感性。设备中包含的ESD保护电路旨在防止电路外事件。
,
user6562038：
Dear Luo:
感谢你的分析。
之前有几个问题想和你确认一下：
1.根据图片上损伤的位置，能否告知是哪个管脚间损伤，VCC-GND？
2.8CA P0W4这个印记是否能够提供产地批次生产日期信息
3.丝印是否对应的是唯一批次号，还是对应多个
这个几个问题，您这边是否有确切信息能够给到我。
,
Amy Luo：
1、这个问题，我需要联系美国的工程师看他是否可以判断损伤的管脚，我会尽快回复您
2、关于丝印的问题，建议您联系客户支持中心： www.ti.com/csc
,
Amy Luo：
美国的工程师给的反馈：
我已经取得了内部，以查看确切的损害所在位置。但是，您需要知道的是有时损坏的位置可能是随机的，我认为最好是我们看看应用，确保没有超过任何限制。
此外，您能否提供有多大比例的设备经历过这种损坏？是用ABA测试来确定的吗？
,
user6562038：
dear Luo：
以下是我们2172应用的外部电路图。
另外我根据你们提供的建议，并做了ESD试验。
发现与你们认为的可能性不符。我们同时做了3个ESD试验，4KV，6KV ,8KV，验证对芯片造成了损伤，但是开片结果和我们之前产品上损伤现象完全不一样。ESD造成的位置是随机的，但是损伤的现象是一致的，下图是其中一片ESD开片图。
根据开片损伤现象，我们基本上可以排除是ESD造成的损伤
另外我们也做了3片EOS试验，对芯片VCC供电40-60V做了冲击耐压试验，发现也与你们认为可能性损坏现象不一致，其中一片开片图如下
根据开片损伤现象，我们基本上可以排除是EOS过压造成的损伤，过流损伤是否也和过流损伤是一致的？
另外是否可能是闩锁效应造成的。
请尽快回复我。
,
Amy Luo：
我对失效分析不了解，但是我看到有资料说ESD 和相关的电压瞬变都会引起闩锁效应（latch-up），是半导体器件失效的主要原因之一
为了更有效地解决您的问题，我需要将您提供的电路图和做的实验结果发给美国的资深工程师，由他们给出结果。我再反馈给您
,
Amy Luo：
已给出反馈： “ 我见过很多次在断电时放电电容造成的损坏。假设电源电压的下降速度比电容需要放电的速度快，那么电容上的电流就会流入运算放大器的输入端：
这种情况有许多解决方法： 1、保持电容足够小，使电阻分压器和电容形成的时间常数低于电源电压下降所需的时间 2、插入一个几千欧的限流电阻器（红色） 3、安装一个电源去耦电容，该电容比输入端的电容高出几个数量级，并允许“自然”断电（对信号地不短路或其他急剧断电）。如果无法避免突然断电，则在大去耦电容前插入一个放电限流电阻器。 一个2n7电容不应该能够存储足够的能量来损坏运放的输入，话虽如此，但谁知道… 另一个导致运放异常损坏的原因是振荡。我见过很多运放因为振荡而损坏。我问自己你们的电路是否有稳定性问题。好吧，我不想看到反馈电阻100R，特别是10k，加上运算放大器的输入电容，它们提供了一个相位滞后，侵蚀了相位裕度。振荡的最基础… 所以，最后，我认为整个电路应该经过仔细的修改 ” 同时也给出了特别有用的视频和文章： 精密实验室运算放大器稳定性介绍：training.ti.com/ti-precision-labs-op-amps-stability-introduction 关于稳定性的博客文章：e2e.ti.com/…/taming-oscillations-the-capacitive-load-problem 在博客文章中所附的PPT是一个非常详细的描述，介绍了如何查看客户的电路是否遇到稳定性问题/如何通过TINA-TI解决这些问题。最后建议对每个单独的运算放大器进行稳定性测试。
,
user6562038：
Dear Luo:
关于第一个原因，我们在客户现场确认过，电源电压的下降速度实际比电容需要放电的速度慢，而且2.7n电容，5V电压冲击，放电冲击是非常小，按照我们对运放理解，这么小的冲击不应该对运放产生影响，所以我们认为这一条可以排除。
第二个原因，我们会做实验后，得到验证是否是造成问题品损伤原因之一。
另外上次的问题，这个损伤点是哪个管脚间的，因为您之前的回复是随机的，但是事实上3个问题品开片发现都是这个位置发生损伤，且损伤现象是一致的，这显然不是随机发生的，所以需要你们协助回答
,
Amy Luo：
给出的反馈：
我们不允许确认损坏的位置，这些信息对我们的设计是保密的。
团队向客户提出了一些问题：
1. 客户知道哪个通道被损坏了吗？
2. 输出端有连接器吗？如果有，那么他们可能需要添加一些ESD保护。
3. 电源是否有尖峰或GND平面是否有差异？电路板上有大电流开关吗？输入端看起来像是有限流电阻，所以损坏可能不是来自输入端，除非它是通过非反相输入端的电容来的。
,
user6562038：
1.我们现在不确认哪个通道被破坏了，这是我们希望你们通过开片图片帮我确认的原因。但是肯定是VCC-GND阻抗值不正常，只有470Ω，正常为226K左右，其他管脚值因为已经开片，无法复测。
2. 输出端是焊盘，连着感应线圈。且输出端有TVS管和限流电阻保护。
3. 电源客户端用的LDO提供5V，目前用示波器观察抓取的图形中没有发现尖峰。电路板上有大电流继电器，然而属于强电部分，完全和运放电源电路隔离。
我们目前认为不太可能是ESD造成，理由是3片损伤位置在同一位置，对ESD而言，发生在同一位置概率非常低，而且存在同一批次里。你们给出training原理和成因都无法解释这一现象。
损伤位置并不是我们想知道的内容，我们只想知道是哪2个管脚间的线路，通过它来判断是哪个引脚有异常电流/电压涌入或者内部本身的成因
,
Amy Luo：
TLV2172有两个通道的运放，哪个通道的运放被损坏了您那边也不能确定吗？我们有一个工程师说看着是pin 7 是EOS的入口
,
user6562038：
1.目前我们只能通过测量管脚间阻抗大小，来判断哪个运放损坏。测试结果是1片的PIN 6 to PIN5阻值是正常的，其他脚都是不正常的，所以我们是否可以判定2个都坏了，这方面我们没有资料，不敢判定。
2.关于反馈电阻，我们测试过并没有发现振荡，而且我们用的是负反馈，所以振荡引起，我们觉得可能性不大。
3.pin7 EOS多大会导致半失效/失效。我们现在想做相关试验去证实这种可能性。
,
Amy Luo：
美国工程师的反馈：
输出端连着感应线圈？这就解释了一切！
添加这两个肖特基二极管，如下所示：
BAT54S 应该可以起到作用，或者使用一个稍微强一点的。
如果LDO不能吸收回流电流，在运放的电源线上加一个串联二极管，不要忘了在上面的示意图顶部安装TVS 。
,
user6562038：
我们做了以下测试。
1.对pin7做了高压测试，ZCT2脚接+DC10V，1脚接地，芯片没有损伤，TVS是SMB10J，钳位电压是10V，15V时候芯片损坏。
2.在L线通不平衡电流（脉动直流）1500A（持续通流和冲击），二次侧最大峰值电压是5.5V，所以目前看应该不会到损坏芯片的等级
3.根据美国工程师画的图，他的意思是pin7对VCC和GND之间加上肖特基？
,
Amy Luo：
您的ZCT是什么元器件？是磁环上面有绕线，且绕线的两端接在了两个TLV2172运放的输出端吗
,
user6562038：
是的，ZCT是互感器。磁环上有绕线，绕线出线端接在2172输出端。
,
Amy Luo：
看您的叙述，似乎ZCT互感器是感应的L线上的信号，但磁环上的 绕线是接在TLV2172运放输出端，因此，我不明白ZCT互感器是感应的L线上的信号，还是感应两TLV2172运放输出的信号？
,
user6562038：
运放2个输出脚，一个输出一个输入，交替轮换。感应线圈次级圈会磁饱和，感应电流会被限制。
,
Amy Luo：
抱歉，我不明白这个电路的作用是什么？MCU网络标号代表的是什么信号，这个电路的最终输出的参数是什么，我认为知道了其输入和输出信号的流向才能更好的分析问题
