TI中文支持网Part Number:MSP432E401Y
ADCClockConfigSet(ADC0_BASE, ADC_CLOCK_SRC_PLL | ADC_CLOCK_RATE_FULL,15);
for(x=0;x<2000;x++);
/* Enable the clock to ADC-0 and wait for it to be ready */
MAP_SysCtlPeripheralEnable(SYSCTL_PERIPH_ADC0);
while(!(MAP_SysCtlPeripheralReady(SYSCTL_PERIPH_ADC0)))
{
}
当我这样配置时，adc直接采集不到数据了，请问如何配置ADC 32M时钟呢？
Cherry Zhou：
您好我们已收到您的问题并升级处理，如有答复将尽快回复您。谢谢！
,
Cherry Zhou：
很抱歉回复晚了。
请您检查以下信息，在 MSP432E TRM 章 10.3.2.7 中使用 32M 时钟配置 ADC：
"The system clock must be at the same frequency or higher than the ADC clock."（系统时钟必须与 ADC 时钟频率相同或更高。）
"Divided PLL VCO. The PLL VCO frequency can be configured to generate up to a 32-MHz clock for a conversion rate of 2 Msps. The CS field in the ADCCC register must be programmed to 0x0 to select the PLL VCO and the CLKDIV field is used to set the appropriate clock divisor for the desired frequency." （除以 PLL VCO。 PLL VCO 频率可配置为生成一个 32MHz 时钟，转换速率为 2MSPS。 ADCCC 寄存器中的 CS 字段必须被设定为 0x0 才能选择 PLL VCO 、 CLKDIV 字段用于为所需频率设置适当的时钟除数。 ）
