TI中文支持网
这种电路设计，DSP的GPIO72引脚，被boot mode select电路使用。
同时也被DSP外扩的SDRAM的数据口EMIF1_D12使用。
记得之前咨询过您，但是，快设计PCB了，还是想来确认一下。
您之前给说过，图中的S1拨码开关，拨到低电平状态。此时，boot mode select电路一上电的时候，GPIO72和GPIO84引脚都被拉低，此时，电路板就可以从DSP的flash中自动运行程序（之前已经把程序烧写到dsp的FLASH中了）（这样就能以硬件的方式解决上电后，需要手动按一下复位按钮，程序才能在DSP的flash中运行的尴尬情况）。
程序运行后，会将数据存储进DSP外扩的存储器SDRAM中，这是会用到DSP的GPIO72引脚。
确认的问题：
拨码开关拨完后，整个程序过程中，原理图上分析得到，GPIO72被boot mode select电路的拨码开关一直处于拉低状态，会不会影响的DSP外扩存储器SDRAM的数据存储和读出（因为SDRAM的读写操作一直会用到GPIO72引脚）。
两个电路模块同时使用GPIO72引脚，会出现问题吗？
特来确认
谢谢
Green Deng：
@vince 说：（这样就能以硬件的方式解决上电后，需要手动按一下复位按钮，程序才能在DSP的flash中运行的尴尬情况）
之前的问题有点忘了，总的来说，将程序烧写进法拉盛并设置好上电时的boot模式就可以实现芯片脱机运行了。
至于拨码开关的问题，除了原理图中的阻值需要再确认之外（昨天的帖子中已经讲过），我认为弱下拉是可以实现①在芯片上电初期确定boot模式，并在②boot完成之后释放引脚用于SDRAM读写。甚至如果电阻阻值选好之后拨码开关都不需要。
,
@vince：
之前记错了，查错的时候，发现，要想在flash中启动，就需要将GPIO72和GPIO84引脚拉高
我这边用28388D评估板测试了一下，因为评估板上的GPIO72已经被boot mode choose占用。我将拨码开关打开，此时GPIO72和GPIO84被拉高。电路板进入flash启动模式。
然后，我从GPIO72引脚接出来一根线用作LED的信号线，LED的正极接3.3V和电阻的串联。然后在程序中写了给GPIO72高低电平的延时切换。
实验结果显示，当GPIO72被拉高后，板子断电再上电，程序可以自己运行。LED灯也在按照设定的延时时间在闪烁。
这样应该可以验证，GPIO72被boot mode一直拉高之后，还可以被其他电路进行使用吧？（也就是您说的，上电后，GPIO72会被释放）
,
Green Deng：
我认为应该是这样的，之前也一直没理解为什么要加56k的上拉电阻，也怪我没去查boot引脚的电位。现在看下来应该就是大电阻进行引脚弱上拉，这样boot结束后引脚就释放了（其实“释放”是针对芯片来说的，对电路来说，加大电阻上拉由于电阻太大，很容易被外围电路拉低，所以叫弱上拉。我是这样理解的，没专业学习过，不知道是否正确）
