TMS320F2812: XCLKOUT输出时钟错误。

您好，我这使用TMS320F2812的时候遇到了这个问题，用XCLKOUT给FPGA芯片提供时钟，发现在FPGA程序下载之前，XCLKOUT可以正常的输出与我配置一致的时钟信号，但是下载FPGA程序之后，XCLKOUT输出就不对了，感觉是PLL被旁路掉了，我在修改PLLCR寄存器中的值的时候，观察寄存器中的值确实被修改了，但是XCLKOUT的输出时钟频率依然没有变化，还有一个现象就是FPGA的程序比较小的时候XCLKOUT是正常的，FPGA程序比较大的时候XCLKOUT就不正常了。希望得到您的解答，谢谢。

Green Deng：

你好，XCLKOUT是由芯片时钟直接分频倍频得到的，一般不会被程序更改。你的FPGA运行的时候是否会干扰晶振？可以测试一下晶振频率在FPGA下载程序前后的变化。