TMS320F280049C: 关于ePWMCLK与SYSCLK的关系

您好，我目前在评估采用F280049C作为硬件的控制芯片，并且在学习TIDA-00961的代码。

在关于ePWM的配置中提到了"TBCLK=EPWMCLK/(highSpeedPrescaler * pre-scaler)"，然后接着说"EPWMCLK is a scaled version of SYSCLK. At reset EPWMCLK is half SYSCLK".如果SYSCLK是100MHz，那么ePWMCLK应该是50MHz吗？关于这一点在TMS320F28004x Technical Reference Manual并没有找到相关的解释，或者是在TMS320F28004x Technical Reference Manual里面并没有找到ePWMCLK与SYSCLK的关系，在e2e论坛上，我看到有TI的工程师说28004x的ePWMCLK=SYSCLK，关于这点能请您答疑一下吗？或者说手册里哪里有关于这里的详细解释，请告知我。谢谢了。

Susan Yang：

您可以看一下数据手册的 图 5-10. Clocking System

https://www.ti.com.cn/cn/lit/ds/symlink/tms320f280049c.pdf 

在TRM内3.7.3.3 CPU Subsystem Clock (SYSCLK and PERx.SYSCLK)

The CPU provides a clock (SYSCLK) to the CLA, DMA, and most peripherals. This clock is identical to PLLSYSCLK, but is gated when the CPU enters HALT mode. Each peripheral clock has its own independent clock gating that is controlled by the PCLKCRx registers.

,

Hu Suiyang：

谢谢您的回答，所以EPWMCLK是直接由SYSCLK得来，并且他的频率等于SYSCLK。而不是像TIDA-00961上面的注释所说那样  "divided by 2吗？"

,

Susan Yang：

是这样的， F28004x 设备SYSCLK 的最大值达到 100MHz，因此 EPWMCLKDIV 在设计中被绑定为除以 1，使得 EPWMCLK = SYSCLK。

在 F2837xD、F2837xS、F2807x 和 F2838x 器件上，EPWMCLKDIV 可以设置为 div-by-1 或 div-by-2。

对于您的设备，SYSCLK=EPWMCLK，因为 div 是隐藏的并且始终设置为 1。

,

Hu Suiyang：

好的，谢谢您了，那就是TIDA-00961代码上面的注释是F2837x的他并没有改过来。

,

Susan Yang：

谢谢反馈，应该是这样的