TI中文支持网Part Number:TMS320F28335
各位前辈，目前在做一个项目，需要用DSP与FPGA通信，由于FPGA引脚不富裕，所以选用DSP通过外部扩展接口访问FPGA的fifo的形式，考虑省略地址线，DPS在读取上传的数据时，数据值是对的，但是读取到DSP后，使用memory browser发现地址都是错误的，是无规律的在zone7区间到处窜动，不知道这是这么问题
Susan Yang：
请您先参考下之前的帖子
https://e2echina.ti.com/support/microcontrollers/c2000/f/c2000-microcontrollers-forum/192094/dsp28335-xintf-fpga-dsp–fpga?tisearch=e2e-sitesearch&keymatch=RF430CL330H-EXAMPLE-CODE
另外请给出您的相关详细信息，谢谢
,
KUO LIU：
你好，首先感谢您的回复，您发的这个帖子我读过，但是我这个好像不是这个问题。我现在在用两个学习板做测试，FPGA发送1~16，DSP用zone0接收，FPGA这边测试时序应该是没问题，但是DSP这边接收的数据毫无规律
这是FPGA的检测
这是DSP接收的数据
,
KUO LIU：
而且我还发现一个问题，不知道是不是硬件的问题，我给zone0发送数据的时候，zone6,7的片选引脚拉高，但是他们对应地址的数据还是会变化，这个您知道是为什么吗？
,
Susan Yang：
抱歉，对FPGA不是很熟悉。建议您去E2E英文网站咨询下相关的BU。
