TI中文支持网DLPLCRC410EVM（DLP® Discovery™ 4100 ）开发板和 DLP7000 DMD器件进行灰度图像显示时，有时显示不正常。通过Chipscope抓波形后看到：
claer指令时序：
显示正常时时序：
显示不正常时时序：
下面这个是抓到的Ti的dome里的复位时序：
显示正常时rst_active拉高了5.235us，显示不正常时rst_active只拉高了2.375us，都与手册描述不符合。想请问复位时时序到底应该是什么样的？为什么使用clear时使用同样的时序有时可以复位成功有时又不可以？
user5069614：
更改刷no-op的方法，rst_active拉高了约5us，但显示时稳定不稳定时序上表现一样，希望可以得到解答，怎样复位和clear
Kevin Shi：
回复 user5069614:
您好！
感谢使用TI的DLP产品。
请尝试按照如下要求控制：一个复位命令至少需要保持一个行周期，同时在发送复位命令后继续发送no-op，no-op也需要按照行操作来执行。
Best regards
user5069614：
回复 Kevin Shi:
no-op是让valid信号保持n个行周期高电平吗？还是一个周期高电平后拉低一下再保持一个周期高电平？
user5069614：
回复 Kevin Shi:
我现在APPSFPGA的时钟为200MHz，与DLPC410进行数据传输的时钟是400MHz，这个偶数个周期是相对于400MHz时钟来说的吧？
user5069614：
回复 Kevin Shi:
非常感谢您的答复！还有个问题想请问一下，同样的APPSFPGA文件在一块开发板上有时会出现图像抖动，在另一块开发板上不会出现这个问题，这个显示灰度图像出现的问题是不是可能与DLPC410的版本有关系？还是出现问题的开发板硬件出现问题了？
Kevin Shi：
回复 user5069614:
您好！
请问开发板是TI官方的EVM吗？还是第三方的或者贵司自行研制的？通常与DLPC410的版本没有关系。
请问目前总共有多少的板子？如果只有一块出现抖动的问题，那怀疑是硬件有错误的可能性会比较大，如果不止一块出现抖动，那么怀疑控制上有可以改进的地方。
Best regards
user5069614：
回复 Kevin Shi:
是TI官方的EVM，手头就两块板子，一块是DLPLCRC410EVM，显示会有问题，一块是之前的版本DLP Discovery 4100，显示没有问题。
