TI中文支持网C6745 SPI配置SPI时钟为10Mhz时，无法连续发送数据。波形如下，当SCK发送两个字节后，就会有1.13us的SCK高电平出现。
查阅了一下手册，和这个延时相关的是SPIDAT1寄存器的WDEL bit 和 SPIFMTn寄存器的WDELAY bit。
实际我们设置的WDEL bit = 0 ， WDELAY bit = 0。
Shine：
请问片选信号的时序是怎么样的？
,
user4189590：
如图图中蓝线，片选信号一直处于低电平状态。黄线为SCK。
,
Tony Tang：
这个跟采用的SPI_CLK时钟频率无关。
用EDMA方式可以减少这个间隔来提高效率。
如果不是对速度有要求，这个间隔不会影响别的
,
user4189590：
这个间隔，是C6745芯片自动添加的吗？我有试过，修改为SPI时钟为5Mhz后，SPI_CLK的这种间隔也会不同。修改为2Mhz后，这种间隔就不明显了。
,
Tony Tang：
这是接口的特性。
