TI中文支持网如题，用上述ADC3.2G采样率，采样1G带宽的信号（1750M到2750M）。
1、我看手册ADC的3dB带宽到2.7G，输入频率到2.7G的话有效位只有7.5位，这7.5位是肯定能达到，还是只是理论值。这样性能是不是不太稳定。
2、我看到手册下方说可以使用3dB带宽以上的频率，但是需要补偿，这个补偿我看AD里没有相应的寄存器设置啊？
求大佬解答，挺急的不能用的话得赶紧看新的/
Amy Luo：
您好，
ADC电路能达到的ENOB（Effective Number of Bits ）与您的电路设计有很大关系，ADC输入信号和输入时钟信号的干净度对其性能也有很大影响
您指的是补偿插入损耗吗，这个应该不是通过寄存器设置实现的，为更加有效地解决您的问题，我问一下更了解这款芯片的TI资深工程师，再为您解答
,
Amy Luo：
关于7.5位有效位数，这是实际值，不是理论值。
关于插入损耗补偿，这里的意思是随着输入信号的值越来越高，插入损耗会增加，这需要由设备使用者或设备的最终用户进行补偿。也就是说，产品设计者可能需要在射频信号链中使用额外的增益，或者在FPGA中使用一些数字补偿/校正，等等，或者两者的组合。
,
user6459816：
谢谢明白了
