TI中文支持网Other Parts Discussed in Thread:DS90UB953-Q1
你好
目前使用DS90UB954+953，CPU是海思Hi3516，使用过程中发现有部分板子存在低概率掉帧问题，读取Hi3516 ISP 错帧相关寄存器掉帧率大概为1/10W左右。
参考”Power-over-Coax Design Guidelines for DS90UB953-Q1 ”文档，试过调整POC滤波电路调整磁珠和电感的型号，结果有变化，但效果不理想，无法完全解决掉帧问题。
目前954端POC滤波电路配置为NLCV32T-100K+MPZ1005S331+MPZ1005F470（完全参考EVM板的配置），953端为NLCV32T-100K+BLM18HE102+BLM18HE102+MPZ1005F470
请问：
1.目前是通过读取Hi3516的掉帧信息判断是否掉帧，测试时间较长，往往一小时甚至一天才能发现掉帧，不知道有没有办法快速复现出问题。
2.试过BIST功能，954寄存器配置是 0x4c:0x01;0xb3:0x01，然后读取0x57一直为0，碰触信号线或者哪怕把FPD-link座子的信号脚对GND短路0x57也一直为0，不知道设置是否正确。
3.对于目前掉帧的情况您有什么建议？
谢谢！
Amy Luo：
感谢您对TI产品的关注！为更加有效地解决您的问题，我需要询问更了解这款芯片的TI资深工程师，再为您解答，一旦得到回复会立即回复给您。
,
will zhang：
你好，后来尝试了修改954的0x41寄存器（SFILTER_CFG），这个最初是默认值0xA7，后来改为0xA9有明显改善，再后来改为0xAA又改善了一点，spec中相关内容描述较少，能否提供更详细的信息？改为0xAA会不会有什么风险？谢谢！
,
Amy Luo：
对于这个问题，请分析链路设计余量（ link design margin），您可以检查连接器/电缆的参数和阻抗等
,
will zhang：
在请问一下，
954+953这个方案是否可以做到完全不掉帧？或者是TI有没有一个允许的掉帧率范围（比如10ppm以内）？
954的0x7B寄存器描述是统计接收到的CSI错误包计数，请问这个是指953接收到的CSI 错误包计数么？
,
Amy Luo：
对于TI的SerDes，它被设计成任何输入任何输出，从SerDes的观点来看，它没有任何掉帧问题
你的问题是，link有位错误，然后一些帧数据传输不成功，所以一些帧被丢弃
您需要做的是提高链路裕量（link margin）和鲁棒性
,
will zhang：
谢谢回复。
我们发现有时候954的0x7B计数增加，0x55/56不增加，想知道这种情况是不是953收到的CSI有错误。
,
Amy Luo：
reg0x55/56是进行奇偶校验错误检查
reg0x7b是对CSI2错误计数，这包括奇偶校验错误和其他错误检查，如endec错误，csi2 ECC错误等
,
will zhang：
我们想通过错误信息知道问题出在什么地方。整个数据流是sensor-953-954，reg0x7b的CSI2错误计数是指的sensor-953这一段出问题了么？
谢谢！
,
Amy Luo：
是的，因为来自953的CSI2端口的“错误数据”可以传输到954，并且954可以检测接收到的CSI2数据是否有错误
