TI中文支持网
TI专业的中文技术问题搜集分享网站

CCS仿真时,暂停仿真,管退输出状态如何?

在CCS中仿真时,如果暂停运行,DSP的管脚可以强制输出低电平,或者是高阻态吗?如果可以怎么设置。我用的是F28027的芯片,我希望暂停时,输出的是高阻

Young Hu:

暂停运行点击Halt的话,那么DSP的管脚是程序停止时的状态,不会变。

在CCS中仿真时,如果暂停运行,DSP的管脚可以强制输出低电平,或者是高阻态吗?如果可以怎么设置。我用的是F28027的芯片,我希望暂停时,输出的是高阻

Chen Jones:

暂停Halt,这个比较困难。

我想到的办法是下断点,断点语句之前用GPIOSET或者Clear语句将GPIO拉低或者高阻。

在CCS中仿真时,如果暂停运行,DSP的管脚可以强制输出低电平,或者是高阻态吗?如果可以怎么设置。我用的是F28027的芯片,我希望暂停时,输出的是高阻

Eric Ma:

shiyong,

赞成鸵鸟哥哥。没办法暂停时引脚是高阻态。

但是用CCSv5的实时仿真,可以很方便的调试电机,数字电源灯应用。

Eric

赞(0)
未经允许不得转载:TI中文支持网 » CCS仿真时,暂停仿真,管退输出状态如何?
分享到: 更多 (0)