TI中文支持网用ADS807E做AD，发现采样clock叠加到了输入的模拟信号中，如图，通道1只要把FPGA送的clock 拿掉就很平滑。ADS807 datasheet 上没分数据地和模拟地，请问有经验的大神，如何解决？谢谢！
Annie Liu：
您的问题在E2E英文论坛已有工程师跟进，请继续关注。e2e.ti.com/…/3361914
ADS807E采样CLOCK叠加输入通道
未经允许不得转载：TI中文支持网 » ADS807E采样CLOCK叠加输入通道
相关推荐
AFE58JD32: Verilog Reference Code for Driving AFE58JD32- ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些
- AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.
- AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.
- AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro. May I ask, where should I find the AFE58JD28 device code?
- ADS1675: ADS1675
- AFE58JD48: 寄存器配置问题
- ADS4249: ADS4249 ANALOG INPUT 最大频率
