TI中文支持网您好，我是博研高科技术有限公司的硬件设计赵小华
我司新开发一款产品，用到TI的DP83869HM这颗芯片，现在我们需要CLK_OUT(PIN40)输出125MHz时钟，看手册是可以有25MHz和125MHz两种频率的时钟输出。
我们想知道怎样设置，才能输出125MHz的时钟。谢谢。
Kailyn Chen：
您好， pin40的CLK_OUT输出的是25Mhz的时钟，RX_CLK 在RGMII mode下输出的是125Mhz。
user6121397：
回复 Kailyn Chen:
那“Selectable Synchronized Clock Output: 25MHz and 125MHz" 是怎么回事？难道不是指的PIN40 吗？
user6121397：
回复 user6121397:
麻烦您确认PIN40（CLK_OUT)是不能输出125MHz时钟。这样我们就不再花时间在这里了。
Kailyn Chen：
回复 user6121397:
您好，这里指的是CLK _OUT这个时钟输出，参考Table 64. IO_MUX_CFG这个寄存器，这个时钟输出可以同步每个通道的receive clock， 输出为125MHz，也可以配置为分频系数为5， 输出25MHz。
user6121397：
回复 Kailyn Chen:
0x170这个寄存器我们读到的默认值是：0xc0f。
我们先往0X170里写4F，（disable output)
再写0X0f ，clk_out 输出的是25MHZ
再写0X4F，再写0X10F，clk_out 输出的还是25MHZ
再写0X4F，再写0X20F，clk_out 输出的还是25MHZ
再写0X4F，再写0X30F，clk_out 输出的还是25MHZ
请问还有哪里要设置，CLK_OUT才能输出125MHZ
user6121397：
回复 user6121397:
现在我们量到RX_CLK是125MHZ。还有CHANNEL A ,CHANNEL B,CHANNEL C和CHANNEL D指的是什么？
Kailyn Chen：
回复 user6121397:
您好，这四个通道指的是TX或者RX的四个通道的data，TX_D[3:0]或RX_D[3:0]。
根据datasheet9.3.3的介绍，CLK_OUT 默认输出的是和XI晶振同步的频率，如果配置0x170 寄存器，可以和RX_D[3:0]的data rate同步，也可以和transmitter的clock，即TX-CLK同步，而RX_D[3:0] 频率又是同步于RX_CLK的，所以我们看到如果工作在1000Mbps RGMII mode下的话， RX_CLK是输出125MHz。如果读出来25Mhz的话，看是否有配置在1000Mbps RGMII mode?
user6121397：
回复 Kailyn Chen:
您好，
我们要的是不管是在RGMII（千兆），还是RMII（百兆）下，CLK_OUT都需要输出125MHZ的时钟，这个有办法做到吗？
